「bit error」を含む例文一覧(1314)

＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 26 27 次へ＞
  • The system (100B in Fig.1B) and the method are used for reducing error propagation in a video data stream, refreshing macro blocks, reducing frame rates in a video data stream, generating error correction information for a media stream, performing bit-rate allocation for a video data stream, and detecting scene changes in a video data stream.
    本発明の実施の形態は、ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うシステム（図１Ｂ、１００Ｂ）及び方法を提供する。 - 特許庁
  • A motion vector decoded from a bit stream 200a by a variable length decoding circuit 201 is stored in a correction parameter memory 209 for each MB (macro block), and an error correction circuit 211 uses the motion vector stored in the correction parameter memory 209 to calculate the reference vector of an error MB and generates a corrected image from a reference image.
    可変長復号回路２０１がビットストリーム２００ａから復号した動きベクトルをＭＢごとに補正パラメタメモリ２０９に格納し、エラー補正回路２１１が補正パラメタメモリ２０９に格納された動きベクトルを用いてエラーＭＢの参照ベクトルを算出して参照画像から補正画像を生成するよう構成する。 - 特許庁
  • An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.
    受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁
  • This uplink receiver 121 for receiving signals from the plurality of terminal devices can surely separate the signals transmitted from respective transmitters 101 and 111 with the dividing capability by a MIMO method and a strong error correction capability by dividing the received signals by the MIMO method and subsequently performing error correction decoding with an error correction code with a long bit length.
    複数の端末装置からの信号を受信する上り回線の受信装置１２１において、ＭＩＭＯ方式による受信信号の分離を行った後、ビット長の長い誤り訂正符号による誤り訂正復号を行うことにより、ＭＩＭＯ方式による分離能力と、強い誤り訂正能力によって、各送信装置１０１、１１１からの送信信号を確実に分離することができる。 - 特許庁
  • The semiconductor storage device is mounted with the error detecting and correcting circuit where a cyclic code for correcting the error of a plurality of bits is used and an order to be used as an information bit is selected from an information polynomial, which has the orders corresponding to the maximum number of bits to be corrected in error, so as to reduce the calculation scale of a syndrome polynomial as much as possible.
    エラー検出訂正回路が搭載された半導体記憶装置において、前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている。 - 特許庁
  • When image information representing the radiographic image has been generated by a radiation detector, a bit error rate in communication is detected via a communication cable (150), and it is determined that the communication cable is unplugged from a connection terminal (152).
    放射線検出器によって放射線画像を示す画像情報が生成されたとき、通信ケーブルを介した通信のビットエラーレートを検出し（１５０）、接続端子から通信ケーブルが外れているか否かを判定する（１５２）。 - 特許庁
  • Then, in an ONU 30 that corresponds to a high speed bit rate to which an optical signal from the OLT 10 has been applied via a power splitter 2, error correction of the reception data is performed, thereby attaining improvement in the reception sensitivity of the ONU 30.
    そして、ＯＬＴ１０からの光信号がパワースプリッタ２を介して与えられる高速ビットレート対応のＯＮＵ３０において、受信データの誤り訂正処理を行うことで、該ＯＮＵ３０の受信感度改善を図る。 - 特許庁
  • A variable length encoding section 107 or 110 outputs an encoded bit stream by one block on the basis of symbol data comprising combinations of zero length and non-zero coefficient of received data and a prediction error distributed by a distribution section 105.
    可変長符号化部１０７又は１１０は、入力されたデータのゼロレングスと非ゼロ係数との組み合わせから成るシンボル・データと分配部１０５で分配される予測誤差値に基づいて、１ブロック分の符号化ビット列を出力する。 - 特許庁
  • It is selected whether the data copy of reliability correcting the bit error is performed, or the data copy using the copyback function performing high-speed processing is performed, on the basis of decision of whether the read copy flag is data written by a copyback, and the data is copied.
    読み出したコピーフラグが、コピーバックで書き込まれたデータあるか否かの判断を基に、ビット誤りを訂正する信頼性のデータコピーか、高速に処理できるコピーバック機能を用いたデータコピーを行うかを選択してデータコピーを行う。 - 特許庁
  • To provide an optical semiconductor device where focusing displacement can be set to a specified value, the degradation of jitter characteristic and bit error rate be prevented and an increase in part cost and assembly adjustment cost of an optical pickup device can be suppressed.
    合焦ずれ量を所定値に設定することができ、かつ、ジッタ及びビットエラーレートの悪化を防止でき、さらに、光ピックアップ装置の部品コスト及び組立調整コストが高くなるのを防止できる光半導体装置を提供する。 - 特許庁
  • In the case of enlargement or contraction, printing quality is deteriorated in a bit map font by a quantization error and, therefore, as a down-load system, an outline system reduced in the deterioration of printing quality caused by enlargement or contraction is selected.
    そして、拡大又は縮小されている場合は、ビットマップフォントでは量子化誤差により印字品質が劣化するので、ダウンロードフォント形式として拡大縮小による印字品質の劣化の少ないアウトライン形式を選択する。 - 特許庁
  • To provide a method for improving frame erase performance by selecting the optimum pseudo-bit error rate(PBER) threshold from among the range of PBER threshold values, especially in a low-speed frequency hopping channel having the same cyclic channel interference.
    特に、巡回同一チャネル干渉をもつ低速周波数ホッピングチャネルについて、ＰＢＥＲしきい値の範囲から最適なＰＢＥＲしきい値を選択することによりフレーム消去性能を向上させる方法を提供する。 - 特許庁
  • To provide an arithmetic encoder/decoder and an arithmetic encoding/ decoding method with immunity to a bit error as well as provision of a compression function by using many more segments to generate codes with a prescribed length while suppressing increase in the complexity.
    複雑度の増加を抑えてより多くのセグメントで所定の長さに符号を形成し、圧縮機能のみならずビットエラーに対する耐性を備えた算術符号化／復号化装置、算術符号化／復号化方法を提供する。 - 特許庁
  • The PN code generating circuit 2 includes a coding circuit 20, a register 21, an error correction/detection circuit 22 and a linear circuit 23, and part of a plurality of bit parallel outputs from the linear circuit 23 is fed back to the coding circuit 20.
    ＰＮ符号発生回路２、６は、符号化回路２０、レジスタ２１、誤り訂正／検出回路２２及びリニア回路２３を含み、このリニア回路２３からの複数ビットパラレル出力の一部を符号化回路２０へフィードバックして構成する。 - 特許庁
  • Further, by suppressing error current components at the time of reading inherent to the cross point type memory cells, and by setting the potential of all of the sub bit lines in an unselected state in the same state as that of the main bitlines, a reading operation is accelerated.
    また、クロスポイント型メモリセル固有の読み出し時の誤差電流成分を抑制し、且つ非選択状態にある全ての副ビット線の電位を主ビット線と同一に設定することで読み出し動作の高速化を図れる。 - 特許庁
  • To provide a magnetoresistive element, a magnetoresistive head, a magnetoresistive conversion system, and a magnetic recording system, wherein a sense current is prevented from flowing to a vertical bias layer, noise is little in a reproduction waveform, and an S/N ratio and a bit error rate are execellent.
    センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁
  • To provide a magnetoresistance effect element, a magnetoresistance effect head, a magnetoresistance conversion system and a magnetic recording system wherein sense current is prevented from flowing in a vertical bias layer, noises in a regenerating wave is little, and S/N ratio and bit error rate are superior.
    センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁
  • To obtain excellent BER (Bit Error Rate) characteristics while maintaining PF (Proportional Fairness) with high accuracy in MIMO-OFDMA-CDM obtained by expanding downlink OFDMA-CDM system of digital mobile wireless communication into MIMO transmission that improves transmission efficiency by providing a plurality of transmitting/receiving antennas.
    デジタル移動体無線通信の下りリンクの通信方式OFDMA-CDMを、送受信アンテナを複数にすることにより伝送効率を高めるMIMO伝送に拡張したMIMO-OFDMA-CDMにおいて、PFを高精度に維持した上で優れたBER特性を得る。 - 特許庁
  • A disk drive connected to a host is used to generate parity bits from a bit string obtained from one group of position error signal samples obtained from the read/write head of the disk drive, and the parity bits are connected to generate random numbers.
    ホストに接続されているディスクドライブを利用して、ディスクドライブのリードライトヘッドから得られる位置誤差信号サンプルの１つのグループから得られるビット列からパリティビットを生成し、そのパリティビットを連結することで乱数を生成する。 - 特許庁
  • An address selecting circuit 23 selectively outputs the output of an incrementor 22 or the branch destination address Apb according to the hit information H/M, delay slot information, and effective bit V when a prediction error signal ERR is inactive.
    アドレス選択回路２３は、予測エラー信号ＥＲＲが不活性の時、ヒット情報Ｈ／Ｍ、遅延スロット情報ＰＯＳ及び有効ビットＶに基づき、インクリメンタ２２の出力又は分岐先アドレスＡｐｂを選択的に出力する。 - 特許庁
  • To provide a DSP modem which is prevented from generating a false bit to have an improved error rate by using a quadratic curve as calculation expression by a carrier level adjustment processing section to generate a sent-out waveform approximating a conventional analog system.
    従来のアナログ方式に近似する送出波形を生成するために、搬送波レベル調整処理部による計算式を二次曲線とすることにより、擬似ビットの発生を防止してエラーレイトを改善したＤＳＰモデムを提供する。 - 特許庁
  • The optional data are recorded on at least one track adjacent to the test track repetitively by an adjacent track recording frequency obtained based on the disk circumferential temperature measured by the thermistor 60 to acquire a second bit error rate.
    サーミスタ６０によって測定されたディスク周辺の温度に基づいて得られた隣接トラック記録回数だけ反復してテストトラックに隣接した少なくとも一つのトラックに任意のデータを記録して第２ビットエラー率を獲得する。 - 特許庁
  • A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array.
    隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。 - 特許庁
  • To compensate the non-reciprocity of the interference of downlink and uplink in a TDD method by performing MIMO pre-coding which minimizes bit error rate when maximum likelihood detection is performed in a receiver as transmission compensation.
    受信機において最尤検出を行った際のビット誤り率を最小にするＭＩＭＯプリコーディングを送信補償として行うことで、ＴＤＤ方式におけるダウンリンクとアップリンクの干渉の非相反性を補償する。 - 特許庁
  • To quickly correct an error which occurs in a bit value in a cache memory in a system such as a critical and safety-related system in a processor for controlling an anti-lock brake system to which advanced safety is required and must be proved.
    アンチ・ロック・ブレーキ・システムを制御するプロセッサ内のクリティカルで安全関連のシステムなど、高度な安全性が要求され、証明できなければならないシステムにおけるキャッシュ・メモリ内のビット値に起こるエラーを敏速に訂正する。 - 特許庁
  • To improve estimate accuracy of a reference phase and a frequency offset in the case that a receiver side (demodulator side) conducts quasi- synchronization detection and to enhance a bit error rate characteristic of a carrier power versus noise power ratio.
    受信機側（復調側）で準同期検波を行う際の基準位相及び周波数オフセット量の推定精度が向上し、かつ搬送波電力対雑音電力比におけるビット誤り率特性を向上させること。 - 特許庁
  • Then, a threshold decision section 14A makes a threshold-decision on the I and Q components of sequentially received QPSK modulated signals using this threshold ths and thereby calculates a simulated bit error rate of the 16-value QAM signal.
    そしてしきい値判定部１４Ａにおいて、このしきい値ｔｈｓを使って、順次受信するＱＰＳＫ変調信号のＩ成分、Ｑ成分をしきい値判定することで１６値ＱＡＭ信号の擬似的なビット誤り率を求める。 - 特許庁
  • A BER (bit error rate) calculating section 32 calculates a BER as state information as an index indicating the communication state that affects the power consumption in decoding, on the basis of the LDPC code and a result of decoding of the LDPC code by the LDPC decoding section 11.
    BER算出部３２は、LDPC符号と、そのLDPC符号のLDPC復号部１１による復号結果に基づいて、復号時の消費電力に影響を及ぼす通信状況を示す指標である状況情報としてのBERを算出する。 - 特許庁
  • To prevent saturation at an input terminal of an A/D converter due to an interfering wave, to maintain an excellent reception characteristics and to prevent a bit error rate of digital communication from being deteriorated even in the case that a received signal includes the interfering wave in addition to a desired wave.
    受信信号に希望波の他に妨害波を含む場合にも、妨害波によるＡ／Ｄ変換器入力端での飽和を防止し、良好な受信特性を維持しかつディジタル通信のビット誤り率の劣化を防ぐ。 - 特許庁
  • A parity bit sequence for error correction is generated to a data sequence with a dummy symbol of a predetermined pattern added to a digital information sequence subjected to conversion processing for change to a form according to a request of a recording and reproduction system.
    記録再生系の要求に応じた形態に変換するための変調処理が施されたデジタル情報系列に所定パターンのダミーシンボルを付加したデータ系列に対して、誤り訂正用のパリティビット系列を生成する。 - 特許庁
  • To accurately measure a bit error rate of an information channel part of a communication physical slot signal which results from assuming a state of communication of a device to be measured using a plurality of slots by bringing a reception characteristic of the device to be measured into a state close to an actual use state.
    被測定器の複数スロット通信時を想定した通信用物理スロット信号の情報チャネル部分のビット誤り率を、被測定器の受信特性を実使用状態に近い状態にして正確に測定する。 - 特許庁
  • To provide a signal distribution unit, etc. which can remove other receiving signals which become jamming signals for a digital broadcasting signal, when receiving digital terrestrial broadcasting, and can prevent the generation of block noise, or a bit error peculiar to digital broadcasting.
    地上デジタル放送を受信する際に、デジタル放送信号にとって妨害信号となる他の受信信号を除去し、デジタル特有のブロックノイズや、ビットエラーの発生を防ぐことができる信号分配ユニット等を提供する。 - 特許庁
  • To generate dynamic image data with a high speed without decoding the dynamic image data and without producing the image quality deterioration caused by a movement compensation error when the bit rate of the dynamic image data is changed and new dynamic image data are generated.
    動画データのビットレートを変更し、新たに動画データを作成する際に、動画データを復号化することなく、高速かつ動き補償エラーによる画質劣化を生じさせることなく、動画データ作成を実現すること。 - 特許庁
  • In the least mean-square error algorithm, a bit sequence corresponding to a convergence point closest to the signal point of an equalization signal outputted from the adaptive equalizers 106-1, 106-2 is used for the reference signal sequence.
    最小平均２乗誤差アルゴリズムにおいては、適応等化器１０６−１，１０６−２から出力される等化信号の信号点に最も近い収束点に対応するビット列を、参照信号系列として使用するようにした。 - 特許庁
  • To solve such a problem that a reading level of a small run-length signal becomes significantly small as higher the density of an optical disk is, a likeliest clock cannot be reproduced, bit slip is caused in the reproduced signal, and an error rate of the reproduced signal is deteriorated.
    光ディスクの高密度化が進むにつれ、ランレングスの小さい信号の読み取りレベルは大幅に小さくなり、確からしいクロックを再生できず、再生信号にビットスリップが発生し、再生信号のエラーレートが悪化する。 - 特許庁
  • If you want to re-use this callback for several similar options (set a flag, but blow up if "-b" has already been seen), it needs a bit of work: the error message and the flag that it sets must be generalized.
    このコールバック (フラグを立てるが、"-b" が既に指定されていればエラーになる) を同様の複数のオプションに対して再利用したければ、もう少し作業する必要があります:エラーメッセージとセットされるフラグを一般化しなければなりません。 - Python
  • To reduce a processing quantity and to decode a received word with high probability in the case of maximum-likelihood-decoding the received word which is generated as a structure code and can be accompanied by some bit error.
    本発明は、組織符号として生成され、かつ何らかのビット誤りが伴い得る受信語を最尤復号化する最尤復号器に関し、処理量か大幅に削減されると共に、復号化が確度高く行われることを目的とする。 - 特許庁
  • A temporary correction means 7 takes the binary discrimination signal as an input and detects a plurality of bits where there is a large probability that an error occurs in the bit inversion positions of the binary discrimination signal, and temporary correction is performed to generate a temporary correction signal.
    仮訂正手段７は、２値識別信号を入力し、２値識別信号のビット反転位置で誤りの発生している確率の高い複数のビットを検出し、仮訂正を行なって仮訂正信号を生成する。 - 特許庁
  • To compensate a skew angle of a head to reduce the susceptibility thereto of a signal-to-noise ratio and a bit error rate in a patterned recording medium incapable of keeping it at a constant angle when a head position changes from a disk inner diameter to a disk outer diameter.
    ヘッド位置がディスク内径からディスク外径に変化する際に一定の角度に維持することができないパターンド記録メディアでヘッドのスキュー角を補償し信号対雑音比及びビット誤り率の影響されやすさを低減する。 - 特許庁
  • To provide a magnetoresistance effect element, a magnetoresistance effect head, a magnetoresistance conversion system and a magnetic recording system wherein sense current is prevented from flowing in a vertical bias layer, noises in a regenerating wave is little and S/N ratio and bit error rate are superior.
    センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁
  • To provide an OFDM (Orthogonal Frequency Division Multiplexing) transmitter in which calculation volume is small when a receiver side performs macro-diversity receiving, deterioration of channel estimation precision by interference is small, control is simple, and a bit error rate after decoding can be reduced.
    受信機側でマクロダイバーシティ受信を行う場合に計算量が少なく、干渉によるチャネル推定精度の劣化が小さく、制御が簡単で、復号後ビット誤り率を低減できるＯＦＤＭ送信機を提供する。 - 特許庁
  • A basic layer decoding part 603, a 1st extension layer decoding part 604, and a 2nd extension layer decoding part 605 perform decoding or frame loss compensation processing of encoded information according to the error detection result and bit rate.
    基本レイヤ復号化部６０３、第１拡張レイヤ復号化部６０４及び第２拡張レイヤ復号化部６０５は、誤り検出結果とビットレートに応じて、符号化情報の復号化あるいはフレーム消失補償処理を行う。 - 特許庁
  • To correct bit errors generated in communication data in a communication path, by error correcting codes capable of correcting incorrect bits equal in number to that of the incorrect bits, in a communications system in which modulation processing of performing differential coding is adopted.
    差動符号化を行う変調処理を採用する通信システムにおいて、通信経路で生じた通信データのビット誤りを、誤りビット数と同数の誤りビットの訂正が可能な誤り訂正符号によって訂正すること。 - 特許庁
  • The decoder separates the sector data and the first RS parity for cyclic hamming coding, and aligns this parities and corrects the one-bit errors of the parity by Reed-Solomon decoding by the second RS parity, then corrects the one-bit error by cyclic hamming decryption, and further corrects the errors of 2 bits or more by Reed-Solomon decoding by the first RS parity.
    復号器は、セクタデータと第１ＲＳパリティをｎ分割して巡回ハミング符号化し、このパリティを整列して第２ＲＳパリティによるリードソロモン復号でパリティの１ビットエラーを訂正した後に巡回ハミング復号により１ビットエラーを訂正し、更に第１ＲＳパリティによるリードソロモン復号により２ビット以上のエラーを訂正する。 - 特許庁
  • The coder has a coding circuit 2, that codes pixel data by the ADRC system, a division circuit 3 that divides the data from the circuit 2 into bit planes, a coding circuit 4 that codes the generated bit planes by applying the run-length coding system and Huffman coding system to them, and a frame circuit 5 that adds an error correction code to the coded image data.
    画素データをＡＤＲＣ方式で符号化する符号化回路２と、これからのデータを複数のビットプレーンに分割する分割回路３と、これによって分割され、生成された複数のビットプレーン毎にランレングスやハフマン符号化方式で符号化する符号化回路４と、符号化した画像データに対してエラー訂正符号を付加するフレーム回路５とを有する。 - 特許庁
  • A system 100B and the method have high robustness against propagation errors by reducing error propagation of a video data stream, refreshing microblocks, reducing a frame rate in a video data stream, generating error correction information on a medium stream, executing bit rate allocation to the video data stream, and detecting scene change in the video data stream.
    ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うことにより、伝搬誤りに対する耐久性の高いシステム１００Ｂ及び方法を提供する。 - 特許庁
  • To provide an error correcting unit and an error correcting method which can quickly and easily encode an information bit series into an odd parity LDPC code by a simple configuration by applying a variety of high speed coding algorithm developed for even parity LDPC coding.
    この発明は、偶数パリティＬＤＰＣ符号の符号化のために開発された種々の高速符号化アルゴリズムを適用して、情報ビット列の奇数パリティＬＤＰＣ符号への符号化処理を簡易な構成で迅速かつ容易に行なうことができるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁
  • The device 10 previously prepares error detection data byte_-ok, word_-ok for respective received data RD of a byte unit and a word unit and repeats processing for delivering the received data RD and the error detection data byte_-ok, word_-ok to the CPU 21 for each reception of 16-bit data until the end of reception of all data.
    誤り検出装置１０は、バイト単位及びワード単位の受信データＲＤに対して、予め各受信データＲＤに対する誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋを用意しておき、１６ビット分のデータを受信する毎に、ＣＰＵ２１に対して受信データＲＤと誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋとを受け渡す処理を、全データの受信が終了するまで繰り返す。 - 特許庁
  • A transmission rate determining part 106 determines a transmission rate on the basis of a comparison result of an error rate of FBI bit error rate showing difference between a phase rotation amount actually notified by the mobile device and the phase rotation amount determined by the antenna phase determining part 103 with a threshold and a CQI (channel quality indicator) showing a propagation path environment with the mobile device.
    送信レート決定部１０６は、実際に移動機にて通知した位相回転量とアンテナ位相決定部１０３にて決定した位相回転量との誤差を示すＦＢＩビット誤り率情報の誤り率としきい値との比較結果、及び移動機との伝搬路環境を示すＣＱＩに基づいて送信レートを決定する。 - 特許庁
  • Further, the synchronization code recovery circuit and method of this invention applies error correction to the next synchronization candidate recovered at a plurality of synchronization locations, generates the most proper location information of the succeeding synchronization pattern on the basis of the result of error correction and recovers the synchronization code at a location corresponding to the location information when no synchronization code is detected from the received bit stream.
    また本発明は、入力されるビットストリームから同期コードが検出されなければ、複数の同期位置で復旧される次の同期候補に対してエラー訂正を行った後、エラー訂正結果に基づいて最も適した次の同期パターンの位置情報を発生させ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 26 27 次へ＞

例文データの著作権について