「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 123 124 次へ＞
  • The CQI interpolation section 112 integrates interpolation values by the likelihood of the TPC bits to a CQI value received by a demodulation section 108 through a HS-DPCCH.
    ＣＱＩ補間部１１２は、ＨＳ−ＤＰＣＣＨに対する復調部１０８で受信したＣＱＩ値にＴＰＣビットの尤度による補間値を積算する。 - 特許庁
  • To sufficiently implement effect of a frequency scheduling while reducing the number of bits of CQI information of which a user terminal notifies a base station.
    ユーザ端末から基地局に通知するＣＱＩ情報のビット数をできるだけ低減するとともに、周波数スケジューリングの効果を十分に実現する。 - 特許庁
  • Whereas, an increase in the number of bits in operation of sum and product is avoided by processing at a 1st low interrupt frequency (fs(L)) for low frequency side processing.
    一方、低域側処理に対しては低い第１の割込周波数（ｆｓ（Ｌ））での処理により、和積演算におけるビット数の増大を回避する。 - 特許庁
  • To further reduce the quantity of encoded data to the whole image by encoding encoded data in one block to a smaller number of bits.
    １ブロックの符号化データを更に少ないビット数に符号化することで、画像全体に対する符号化データ量を更に少なくすることが可能になる。 - 特許庁
  • To provide a video reproducing device and a video reproducing method that can display a picture type of a picture corresponding to a static picture and number of bits of the picture.
    静止画に対応するピクチャのピクチャタイプとそのピクチャのビット数とを表示することができる映像再生装置および映像再生方法を提供する。 - 特許庁
  • The demultiplexer 402 includes a distribution module that distributes data bits in succession to successive transmitter antennas; and a switching module coupled to the distribution module.
    デマルチプレクサ４０２は、連続するデータビットを連続して搬送アンテナへ分配する分配モジュール、分配モジュールに接続されるスイッチングモジュールを含む。 - 特許庁
  • As another example, a pre-word PW that is the same code may also be included in latter-half several bits in the post-field PF and the preamble PA.
    他の一例として、ポストフィールドＰＦとプリアンブルＰＡにおける後半の数ビットに、同一のコードであるプレワードＰＷが含まれていてもよい。 - 特許庁
  • As a series of this operation is processed in one clock signal, the number of clock required for writing data of 8 bits in the RAM is one.
    この一連の動作は一つのクロック信号内で処理されるので、８ビット分のデータをＲＡＭ書き込むのに必要なクロック数は１つである。 - 特許庁
  • The data clocking circuit 20 may comprise true-complement blocks 50, 58 to receive each of incoming data bits 16 and to serve as local oscillators to a mixer 22.
    データクロッキング回路２０は、それぞれの入来データビット１６を受信し、ミキサ２２に対するローカルオシレータとして働く真−補数ブロック５０，５８を備える。 - 特許庁
  • The reorder bit map 315 has bits corresponding to a sequence number, and the bit corresponding to the sequence number of the segment completing the switching is set in "1".
    リオーダビットマップ３１５は、シーケンス番号に対応するビットを備え、スイッチングが完了したセグメントのシーケンス番号に対応するビットが「１」とされる。 - 特許庁
  • The sum T2 of four adjacent pixels of 1st hierarchical data is calculated and low-order 2 bits of the sum T2 are rounded off to generate a tentative pixel value Y2'.
    第１階層データの隣接４画素の合計値Ｔ２が計算され、合計値Ｔ２の下位２ビットが丸められることで、暫定画素値Ｙ２’が生成される。 - 特許庁
  • Moreover, the data bits formed in the data storage medium can also be read using presence or absence of conductivity in a single dimension in the organic material.
    また、有機材料において一次元の導電率の存在又は不在を用いて、データ記憶媒体に形成されたデータビットを読出すこともできる。 - 特許庁
  • A/D converters 112-1, 112-2 respectively convert the I phase signal and the Q phase signal into digital data of a plurality of bits.
    Ｉフェーズ信号およびＱフェース信号は、それぞれＡ／Ｄ変換器１１２−１および１１２−２により複数ビットのデジタルデータに変換される。 - 特許庁
  • Thereby, a basically uniformized distribution for encoded data bits is secured extending over different channel inputs, so that the method becomes suitable for data diversity.
    本発明は、異なるチャネル入力にわたる、符号化されたデータビットの基本的に均一な分散を確保し、したがって、データダイバーシティに好都合である。 - 特許庁
  • A buffer 41 stores user data to be described in a user data field and supplies the user data to a register 46 for the unit of 16 bits synchronously with a clock signal.
    バッファ４１は、ユーザデータフィールドに記述するユーザデータを記憶しており、クロック信号に同期して、ユーザデータを１６ビットずつレジスタ４６に供給する。 - 特許庁
  • To provide a technique for improving the estimation accuracy of error bits when applying LDPC codes to a variable quality channel.
    品質が変動する通信路においてＬＤＰＣ符号を適用する場合に、誤りが生じたビットの推定精度を向上させる技術を提供する。 - 特許庁
  • When M-bit (8 bits=1 byte) data is written to the phase change memory, an erasing operation and a program operation are performed in units of n-bit (M>n) data.
    相変化メモリにおいて、Ｍビット（８ビット＝１バイト）のデータの書き込みを行う際には、ｎビット（Ｍ＞ｎ）のデータの単位で消去動作とプログラム動作を行う。 - 特許庁
  • To perform error correction upon noise constituted by classically blending symmetric noise and random noise, while using physical quantum bits less than the prior arts.
    従来よりも少ない物理量子ビットを用い、対称性のあるノイズとランダムなノイズとの古典的な混合からなるノイズに対する誤り訂正を行う。 - 特許庁
  • SCREW WITH BIT ENGAGEMENT HOLE, COMBINATION OF GROUPS OF SCREWS WITH BIT ENGAGEMENT HOLES AND DRIVER BITS, AND GEOMETRY SETTING METHOD FOR BIT ENGAGEMENT HOLE
    ビット係合穴付きねじ及び一群のビット係合穴付きねじとドライバビットとの組み合わせ並びにビット係合穴の形状寸法設定方法 - 特許庁
  • At the time of erasing the registered data of the selected prescribed memory channel, the data of the flag bits of the memory channel are rewritten with '0' without erasing the registered data.
    選択された所定のメモリチャネルの登録データを消去する場合は、登録データを消去せずに、そのメモリチャネルのフラグビットのデータを“０”に書換える。 - 特許庁
  • A signal addition part 34 adds a plurality of code data (code bits) in a plurality of element-receiving signals, and generates a coefficient (a) on the basis of the addition values.
    符号加算部３４は、複数の素子受信信号における複数の符号データ（符号ビット）を加算し、その加算値に基づいて係数ａを生成する。 - 特許庁
  • The radiation control part 21 controls the whole directivity of a directional antenna part 23 based on a bit series containing the one or more of specified bits.
    放射制御部２１は、特定された一つ又は複数のビットを含むビット系列に基づいて、指向性アンテナ部２３全体としての指向性を制御する。 - 特許庁
  • The discrete time oscillator generates a first address, provided with many bits used by the data processing block with a first data readable from the data storage unit.
    ディスクリートタイム発振器は、データ保存装置から第1データを読取り可能なデータ処理ブロックによって使われうる多数のビットを備える第1アドレスを発生させる。 - 特許庁
  • To provide a quantum arithmetic circuit which can carry out on-off control of interaction between quantum bits while maintaining a long coherence time of each quantum bit.
    各々の量子ビットの長いコヒーレンス時間を維持したまま，量子ビット間の相互作用をオンオフ制御することのできる量子演算回路を提供する。 - 特許庁
  • All bits of a data block are allocated to plural logical groups so that a bit corresponding to a component is allocated to a logical group (302).
    １つのコンポーネントに対応する１ビットが１つの論理グループに割り当てられるように、１つのデータ・ブロックの全ビットが複数の論理グループに割り当てられる。 - 特許庁
  • Also, the data storage device includes an energy source (10) capable of forming data bits (110, 111, 112, 113 and 150) of a nanometer scale in the data storage medium (20) and the region of the data storage medium (20).
    また、データ記憶デバイスは、データ記憶媒体(20)及びデータ記憶媒体(20)の領域においてナノメートルスケールのデータビット(110,111,112,113,150)を形成できるエネルギー源(10)を含む。 - 特許庁
  • To provide a slot machine which enables the players to initially work out a game strategy that enables an increasing in the number of dividends with a reduction in the number of bits per game.
    １ゲームにおける賭け数を少なくして配当数が多くなるようなゲーム戦略をプレイヤー主導で練ることができるスロットマシンを提供すること。 - 特許庁
  • To provide a novel greening vegetation mat sufficiently durable against personal treading pressure so as to have no risk of turning into bits without putting large load on a rooftop.
    屋上に大きな荷重を作用させることにならず、人の踏み圧にも十分耐え粉々になる危険性もない新規な緑化用植生マットを提供する。 - 特許庁
  • When a plurality of correction patterns are derived, a correction pattern is selected, based on error power of information bits, respectively corresponding to the plurality of correction patterns.
    複数の訂正パターンを導出した場合、複数の訂正パターンのそれぞれに対応する情報ビットの誤差電力をもとに、訂正パターンを選定する。 - 特許庁
  • An MLS arithmetic circuit 115 weights inputted image data by bits and calculates applied voltages (V1, V2, VC, MV1, and MV2) and application times.
    ＭＬＳ演算回路１１５は、入力された画像データを各ビットで重み付け処理をし、印加電圧（Ｖ１、Ｖ２，ＶＣ、ＭＶ１、ＭＶ２）と印加時間を算出する。 - 特許庁
  • (b) Among telecommunication transmission equipment having a digital signal processing function that uses voice band compression technology, those with a coding speed of less than 2,400 bits per second
    ロ　デジタル信号処理機能を有するものであって、音声帯域圧縮技術を用いたもののうち、符号化速度が二、四〇〇ビット毎秒未満のもの - 日本法令外国語訳データベースシステム
  • If you are familiar with gdb(1) , you may wish to find out some other bits and pieces such as what actually caused the dump or the addresses and values of the relevant variables. 14.21.
    gdb の使い方に慣れている場合には、実際に dumpの原因となった理由やそのアドレス、 関連した変数の値なども調べる事ができるでしょう。 - FreeBSD
  • As a security measure, depending on the file system, the set-user-ID and set-group-ID execution bits may be turned off if a file is written.
    安全のための処置として、ファイル・システムによっては、ファイルの書き込みを行う時にセット・ユーザー ID とセット・グループ ID ビットと実行ビットがオフにされることがある。 - JM
  • The reference voltages are weighted for the bits of the digital input and coefficients of the transfer function are expressed by the capacitance ratios of the capacitors.
    ここで、リファレンス電圧は、デジタル入力の各々のビットに対して重み付けされ、なおかつ伝達関数の係数がキャパシタの容量比で表されている。 - 特許庁
  • To provide compatibility between a conventional encoder and a recent encoder by delaying only LSB signals more than other bits.
    本発明は、ＬＳＢ信号のみを他のｂｉｔよりも遅らせることにより、最近のエンコーダを従来のエンコーダに対して互換性を持たせることを目的とする。 - 特許庁
  • To hold less horizontal lines by allowing 512 bits per a bit line or more in a structure body of a word line segmented.
    セグメント化されたワード線路構造体において、ビット線路当たり５１２ビットおよびそれ以上を許容し、水平配線を少なく保持することである。 - 特許庁
  • To propose a driving method for a lightning display apparatus capable of increasing a grayscale number easily and inexpensively, without increasing the number of bits of a grayscale memory.
    階調メモリのビット数を増やすことなく、簡単かつ廉価に、階調数を増やすことのできる電光表示装置の駆動方法を提案すること。 - 特許庁
  • To acquire an output signal smoothly changed independently of a frequency characteristic of a low pass filter in the case of extending bits of an input signal.
    入力信号をビット拡張するに際し、ローパスフィルタの周波数特性に依存することなく、滑らかに変化する出力信号を取得する。 - 特許庁
  • Therefore, the novel issue of the issue ID is suppressed, the contents ID having the limited number of bits is prevented from being exhausted and reliability of the contents managing device is improved.
    従って、発行ＩＤの新規発行が抑止されビット数が限られたコンテンツＩＤの枯渇が防止され、コンテンツ管理装置の信頼性が向上する。 - 特許庁
  • To provide an image forming apparatus that prevents the transfer position of a recording sheet from varying during image transfer, without providing a counter circuit which has a large number of bits.
    ビット数の大きなカウンタ回路を設けることなく、画像の転写時に、記録紙の転写位置がばらつくことを防止できる画像形成装置を提供する。 - 特許庁
  • When the expanded ALU operation instruction is issued, the instruction is executed after the first and second data paths are coupled and made into one expansion SIMD data path of 128 bits.
    拡張ALU演算命令が発行された場合は、第１および第２のデータパスを結合させ、１つの128ビット拡張SIMDデータパスとした上で命令実行を行う。 - 特許庁
  • A gain control signal having the small number of bits is supplied from the control part 114 to the first and second base band variable gain amplifiers 108_I , Q to set the gains.
    制御部１１４から小さなビット数の利得制御信号が第１と第２の可変利得増幅器１０８＿Ｉ、Ｑに供給され、ゲインが設定される。 - 特許庁
  • A clock ϕ_s4 is applied instead of a clock ϕ_s2 only to the bit of the (i+2)th row out of bits of the i to (i+3)th row of a vertical shift register which are driven by clocks ϕ_s1 to ϕ_s3.
    クロックφs1〜φs3で駆動される垂直シフトレジスタの第ｉ〜（ｉ＋３）行のうち、第（ｉ＋２）行のビットだけクロックφs2に代えてφs4を印加する。 - 特許庁
  • Each of the non-volatile memories 21-0, 21-1 includes a plurality of pages each of which is composed of a plurality of memory cells, and each memory cell can store N bits (N is a natural number of ≥2).
    不揮発性メモリは、それぞれが複数のメモリセルからなる複数のページを含み、各メモリセルは、Ｎビット（Ｎは２以上の自然数）を記憶可能である。 - 特許庁
  • When all the bits of the received signal composition information are "0", a data detector 12 notifies a power controller 14 and a CPU 17 to this effect.
    このため、データディテクタ１２は、受信した信号構成情報の各ビットが全て「０」の場合は、この旨をパワーコントローラ１４及びＣＰＵ１７に伝達する。 - 特許庁
  • A rounding operation part 11 adds the decimal (m-n) bits of the input data and the random number acquired from the random number generation part 12 and acquires a carry up amount.
    丸め演算部１１は、入力データの小数部（ｍ−ｎ）ビットと乱数生成部１２から取得した乱数を加算し、繰り上がり量を取得する。 - 特許庁
  • Thereby, a plurality of preamble sets having satisfactory characteristics of auto-correlation and cross-correlation are generated, using the sequence bits obtained from the chaos samples.
    これにより、カオスサンプルにより得られるシーケンスビットを使用して自己相関及び相互相関の特性が良好な複数のプリアンブルセットを生成できる。 - 特許庁
  • To provide an image processor that converts low-order bits of image data into specified data so that an S/N ratio is improved and excellent gradation characteristics is obtained.
    Ｓ／Ｎを改善し良好な不調特性が得られるように、画像データの下位ビットを所定のデータに変換する画像処理装置を提供する。 - 特許庁
  • To obtain a method to locate by the use of a small number of information bits, a communication device which is recognized by a communication device existing nearby, in an ad-hoc network.
    アドホック・ネットワークにおいて、近隣に存在する通信装置が認識している通信装置を、少ない情報ビットから特定する方法を得る。 - 特許庁
  • CRC parity bits obtained by Viterbi decoding are set to each of flip-flop circuits D1'-D3' in the inverse CRC circuit 19 as a default.
    逆ＣＲＣ回路１９内の各フリップフロップＤ１’〜Ｄ３’には、ビタビ復号によって得られたＣＲＣパリティビットを初期状態として設定する。 - 特許庁
＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 123 124 次へ＞

例文データの著作権について