「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 64 65 66 67 68 69 70 71 72 .... 123 124 次へ＞- The instantaneous reset monitor bits are periodically transmitted to the master equipment as one of statuses of a portion of response data corresponding to a command from the master equipment.
該該瞬時リセット監視ビットはマスタ機器からの指令に対する応答データの１部のステータスの１つとして周期的にマスタ機器へ送信される。 - 特許庁 - To provide a method of reading a set of electronic labels, each comprising a distinct identification code of N bits and situated in the electromagnetic field of an interrogator device.
各々がＮビットの明確な識別符号を備え、質問装置の電磁場内に置かれる、一組の電子ラベルを読み取るための方法を提供する。 - 特許庁 - To provide a shield machine capable of safely changing applied bits in a short time at a low cost depending on the sandy and viscous ground and the rock-bed and boulder ground.
砂質・粘性地盤と岩盤・巨礫地盤とに応じて、使用ビットを安全に短時間に低コストで切り換えることができるシールド掘進機を提供する。 - 特許庁 - To provide a decoding apparatus and a decoding method for enhancing deterioration in a frequency spectrum of a block whose number of quantized bits is small.
量子化ビット数が小さいブロックの周波数スペクトルの劣化を改善する復号化装置及び復号化方法を提供することを目的とする。 - 特許庁 - The 1st output color component address generator 1005 combines high-order bits of each inputted color component to generate addresses for a color correction table.
第１の出力色成分アドレス発生器１００５は、各入力色成分の上位ｂｉｔを連結して、色補正テーブルのアドレスを発生する。 - 特許庁 - A plurality of bits of a first binary word formed by a plurality of a bit showing a first value are divided into a preceding bit group BGV and a subordinate bit group BGL.
第１の値を表す複数のビットから成る第１の二進ワードの複数のビットを、上位ビット・グループＢＧ_Uと下位ビット・グループＢＧ_Lとに分割する。 - 特許庁 - Thereby, new information, which is not affecting information output by a decoder, is added to the filler bits having no meaning as information until now.
これより、これまで情報として意味を持たなかった埋め草ビットに対して、復号器が出力する情報に影響しない、新たな情報が付加される。 - 特許庁 - To solve the problem of the conventional device in which a resource such as memory capacity is increased when multiple bits of color information is added as data in order to correspond to multiple colors in additional images (stamps, for example).
付加画像（例、スタンプ）の多色対応のために、複数ビットの色情報をデータとして追加すると、メモリ容量などのリソースが増えてしまう。 - 特許庁 - This storage device 1 uses two bits in a low order of a media sector address received from a host system 12 as data corresponding to a column address in a sector of a flash memory 10.
記憶装置がホストシステムより受けるメディアセクタアドレスの下位２ビットを、フラッシュメモリのセクタ内のカラムアドレスに対応するデータとして使用する。 - 特許庁 - To provide a device and a system associated with a method for modifying operating characteristic of a memory device, using control bits received through data pins.
データピンを通じて受信された制御ビットを利用して、メモリ装置の動作特性を変更する方法と関連した装置及びシステムを提供する。 - 特許庁 - To prevent the extreme scale-up of a unique-word detecting circuit by lengthening unique-word length and increasing the number of allowable-error bits.
ユニークワード長を長くしたり、許容誤りビット数を増やすことによってユニークワード検出回路の回路規模が極端に大きくならないようにする。 - 特許庁 - Based on the notified input/output address pointers and the notified number of bits to be transferred, the transferring unit 105 reads from a memory 104 to write into a memory 106.
次いで、転送部１０５は、通知された入出力アドレスポインタと転送ビット数に基づき、メモリ１０４から読み出し、メモリ１０６に書きこむ。 - 特許庁 - A decision section 1-4 monitors only predetermined bits meeting a selection condition among the rearranged comparison results to decide whether the condition is met.
判定部1-4は、遷移された比較結果の内の選択条件に合致する所定のビットのみを監視することで条件に該当するか判定する。 - 特許庁 - A position specification signal transmitting part 13 of a printer 10 outputs a position designation signal, for example, of two bits to an option tray 20 mounted just under the printer 10.
プリンタ１０の位置指定信号送出部１３は、例えば２ビットの位置指定信号を、プリンタ１０直下に装着されたオプショントレイ２０に出力する。 - 特許庁 - These excavating bits 1, 10 and 11 are installed in holders 22 and 34 existing on an annular end surface of cylindrical casing bodies 21, 31 and 41 to constitute the casing cutters 20, 30 and 40.
この掘削ビット1, 10, 11は、円筒状をなすケーシング本体21, 31, 41の環状端面にあるホルダ22, 34に取付けられることによりケーシングカッタ20, 30,40が構成される。 - 特許庁 - To provide a method for testing a nonvolatile memory element which does not separately execute operations for masking failed bits when the nonvolatile memory element is tested on a wafer.
不揮発性メモリ素子をウェーハ上でテストするとき、フェールしたビットのマスキング動作を別途に行わない不揮発性メモリ素子のテスト方法の提供。 - 特許庁 - To provide a magnetic body tag capable of expressing information of a plurality of bits with a simple process, and to provide an information expression method using the magnetic body tag.
簡易な処理で複数ビットの情報を表現することのできる磁性体タグおよび磁性体タグを用いた情報表現方法を提供する。 - 特許庁 - By respectively modulating the phase of the wobble wave e.g. to 0° and 180°, '0' and '1' of the values of respective bits of the positional information are shown (figure 4E).
ウォブル波の位相を例えば０°および１８０°にそれぞれ変調することによって、位置情報の各ビットの値の"0" および"1" を表している（図４Ｅ）。 - 特許庁 - To provide an optical pulse signal recognizing device and an optical distributor which can collectively recognize plural bits of packed signals of 1Tbps class as it is.
１Ｔｂｐｓ級のパケット信号の複数ビットをそのまま一括認識することが可能な光パルス信号認識装置及び光分配器を提供する。 - 特許庁 - The delay time τ can be adjusted within a predetermined period that includes a delay time for the portion of the number of integer bits with respect to each transmission rate of a measuring object.
遅延時間τは、計測対象の各伝送レートに対して整数ビット数分の遅延時間が入る所定時間内で調節可能である。 - 特許庁 - To provide a transmission control apparatus and transmission control method for processing frames in units of octets, which normally processes the frames even when synchronizing bits are not in the units of octets.
オクテット単位で処理する伝送制御装置及び伝送制御方法に関し、同期用ビットがオクテット単位でない場合でも、正常に処理する。 - 特許庁 - A bit shift means 4 shifts the bit of digital data to be multiplied by the tap gains which is a center only for the necessary number of bits for generating bit shift data BS.
ビットシフト手段４は、中心となるタップゲインに乗算されるディジタルデータを、必要なビット数だけビットシフトを行って、ビットシフトデータＢＳを生成する。 - 特許庁 - The plurality of bits 41, 42 smaller in size than the excavating device body 2 are installed to be drivingly hammered at time intervals.
ビット４１，４２は掘削装置本体２よりも小さくなって複数設けてあり、ビット４１，４２は互いに時間をずらして打撃駆動するように構成されている。 - 特許庁 - To prevent an error-diffused image from being considerably varied when error-diffusing low-order bits by inputting a uniform image or a smoothly varying image.
一様な画像や緩やかに変化する画像を入力して、その下位ビットを誤差拡散するとき、誤差拡散された画像に大きな変化が生じないようにする。 - 特許庁 - Then, one bit each is read from 16 bits (S102), and a state of a prescribed frequency of a sound frame is changed according to a bit value (S111).
続いて、この１６ビットから１ビットづつ読み込んで（Ｓ１０２）、音響フレームの所定周波数の状態をビット値に応じて変更する（Ｓ１１１）。 - 特許庁 - On a receiver side, the bits (Yt) an (Xt) are inputted to an SISO decoder (111) by coupling (112) a prier outputting probability generated by means of a probability generator (34) with the signals (Yt) and (Xt).
受信機側では、確率発生器（３４）が生成する事前出力確率を結合して（１１２）、ＳＩＳＯ復号器（１１１）に入力する。 - 特許庁 - When bits of an already reserved area of a CIP header are in a state indicating copy free, a CGMS correspondence recorder 2 takes in data of contents as it is.
ＣＧＭＳ対応記録機２は、ＣＩＰヘッダの予約済領域のビットがコピーフリーを示す状態であれば、そのままそのコンテンツのデータを取り込む。 - 特許庁 - Concerning addresses 8004-8007 set as input addresses, it is discriminated whether or not all 8 bits are a high level (input signal ON) (S601).
入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁 - To encode speech to a lower bit rate while maintaining sound quality corresponding to a quantization width of 5 bits, without being influenced by a time variation of statistic nature of speech data.
音声データの統計的性質の時間変動に影響されず、量子化幅５ビット相当の音質を確保しつつ、より低ビットレートに音声を符号化する。 - 特許庁 - A programmable sealer 34 generates data Dc' by shifting data Dc corresponding to the position of a bit, for which a digit becomes 1 or M, among the respective bits of standard code digit (CSD) data.
プログラマブルスケーラ３４はＣＳＤデータの各ビットのうちデジットが１またはＭとなるビットの位置に応じて、データＤcをシフトしてデータＤc'を生成する。 - 特許庁 - To simplify control and reduce the number of gates thereby decreasing the cost by controlling a common processing block in a small number of bits when common processing block are provided.
共通の処理ブロックを設けたときに、より少ないビット数で制御し、制御を簡単にするとともにゲート数を削減し、低コスト化を図る。 - 特許庁 - A BCD converter 23 adds (6)d when the 4 less significant bits of the signal Xout [7:0] is 10 or more, and outputs a signal Din [7:0].
ＢＣＤ変換器２３は信号Ｘｏｕｔ［７：０］の下位４ビットが１０以上の場合、（６）ｄを加算して信号Ｄｉｎ［７：０］として出力する。 - 特許庁 - Further, a choice of whether 2nd data modification processing is performed for (n) time zones is made according to values of respective bits of n-bit additional information (steps S4 to S9).
更にｎ個の時間帯をそれぞれｎビットの付加情報の各ビットの値に応じて第２のデータ変更処理を行うか否か選択する（ステップＳ４〜Ｓ９）。 - 特許庁 - To match a data bit rate in a matrix for interleaved data bits with a desired rate by a simple method in a rate matching method for a communication system.
通信システムのレートマッチング方法において、インターリーブされたデータビットのマトリクスにおけるデータビット・レートを、簡単な方法で所望のレートに整合させる。 - 特許庁 - An N-frequency-division counter 122 divides the frequency of the user clock by the number of bits of a user signal in a transfer cycle of the RTS information and outputs a ring signal.
Ｎ分周カウンタ122は、ユーザクロックをＲＴＳ情報の転送周期におけるユーザ信号のビット数で分周してリング信号を出力する。 - 特許庁 - The PPCM sink information includes a discriminator for discriminating between variable bit rate(VBR) and constant bit rate(CBR), sampling frequency and the number of quantized bits, channel- allocating information, and the like.
ＰＰＣＭシンク情報にはＶＢＲかＣＢＲかの識別子、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁 - Or, the channel bit allocation section 30 distributes all the usable number of bits S as the B_n determined according to the ratio of each b_n to the total b_n.
また、チャンネル間ビットアロケーション部３０は、使用可能な総ビット数Ｓを全ｂ_ｎの合計に対する各ｂ_ｎの比率に応じて求めたＢ_ｎとして配分する。 - 特許庁 - For instance, the queue bus 1 is constituted of five signal lines and thus, the queue ID is expressed as the information of the binary form of five bits.
例えば、キューバス１が５本の信号線によって構成されており、これにより、キューＩＤは、５ビットのバイナリ形式の情報として表現される。 - 特許庁 - To prevent smoothness and a frequency characteristic of original data from being lost even when arithmetic processing with a decreased number of bits is applied to a received digital signal.
入力されるデジタル信号からビット数を減らした演算処理を行っても、元のデータの滑らかさや周波数特性が損なわれないようにする。 - 特許庁 - At the time of initializing a microcomputer, reference data A to C consisting of eight bits for executing interruption processing are previously stored in respective registers 11 to 13.
マイクロコンピュータを初期化した際、レジスタ１１，１２，１３に対し割込み処理を実行する為の８ビットの基準データＡ，Ｂ，Ｃを格納しておく。 - 特許庁 - To provide a device which securely converts a sensor output minutely varying over a wide range without increasing the number of bits of A-D conversion.
ＡＤ変換のビット数を増加させることなく、広範囲かつ微小に変化するセンサ出力を確実にＡＤ変換する装置を提供する。 - 特許庁 - By setting tips of the preceding bits 15 to coincide with a tip locus R of the tool bit 11, the tip part of the tool bit 11 can be securely protected.
また複数の先行ビット１５の刃先をツールビット１１の刃先軌跡Ｒに一致させることで、ツールビット１１の刃先部分の保護を確実に行う。 - 特許庁 - To provide a data generator capable of avoiding the unwanted delay of data generation by rearranging bits at the time of storing data in a memory.
メモリへのデータ格納時にビットの並び替えを行うことによりデータ発生の不要な遅れを回避することのできるデータ発生装置を提供する。 - 特許庁 - At the time of initializing a microcomputer reference data A to C consisting of eight bits for executing interruption processing are previously stored in respective registers 11 to 13.
マイクロコンピュータを初期化した際、レジスタ１１，１２，１３に対し割込み処理を実行する為の８ビットの基準データＡ，Ｂ，Ｃを格納しておく。 - 特許庁 - When decoding processing is started, information identifying a table for use and the number of bits to be referred to from a code word when referring to the table are designated together with the code word.
復号処理開始時、符号語と共に、利用する表を識別する情報と表参照に際して符号語から参照するビット数を指定する。 - 特許庁 - To easily manufacture a magnetic continuous recording medium having controlled crystal orientation and a high density magnetic recording medium having recording bits formed by isolating magnetic fine particles from one another.
結晶配向を制御した連続磁気記録媒体や磁性微粒子を孤立化させた記録ビットを持つ高密度磁気記録媒体を容易に作製する。 - 特許庁 - Conversion system flags 1 and 4 are set for indicating a registration method at the time of registering a defective sector, and provided with bits indicating the registered state of the defective sector.
変換方式フラグ１、４は欠陥セクターを登録する際の登録方法を示すフラグであり、欠陥セクターの登録状態を表わすビットである。 - 特許庁 - When the DS0 is 'L', electric charge corresponding to higher rank bits DAT5-DAT8 is accumulated, based on a reference voltage V2 (=16×V1), and stored in the source line SL.
ＤＳ0が“Ｌ”の場合には、基準電圧Ｖ2(＝１６×Ｖ1)に基づいて上位ビットＤＡＴ5〜ＤＡＴ8に応じた電荷を蓄積してソースラインＳＬに蓄える。 - 特許庁 - In a programming method of a multi-level, each memory region can be programmed by non-binary-number of a level, and integer of bits, for example 5, is stored in an adjacent memory region.
マルチレベルのプログラミング方法では、各メモリ領域をレベルの非バイナリ数でプログラムでき、ビットの整数例えば５が隣り合うメモリ領域に記憶される。 - 特許庁 - The number of the PAR-bits 39 is selected along with switching the finder magnification rate, and copied into an optical marking area 38 in a photographic film 23 at a photographing period.
撮影時には、ファインダ倍率の切替とともにＰＡＲビット３９の数が選択され、写真フイルム２３の光学マークエリア３８に写し込まれる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
