「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 54 55 56 57 58 59 60 61 62 .... 64 65 次へ＞- A system controller 10 reads out audio data from an optical disk 1 and when a buffer memory 12 for temporary storage becomes full, the read of the audio data is temporarily stopped; and the read is restarted at the temporary stop position after an optical disk 1 makes one round.
システムコントローラ１０は、光ディスク１からオーディオデータを読み取って一時保存するバッファメモリ１２がいっぱいになったとき、そのオーディオデータの読み込みを一時停止させ、光ディスク１が一周した後に読み取りを一時停止した位置から読み取りを再開させる。 - 特許庁 - The photographing device to be controlled consists of a camera 12 having a wide angle lens 11, a microphone group 13 consisting of microphones each having different directivity, a remote control terminal group 6 having a display section, a buffer memory 2, an optical distortion correction section 3 and a control unit 4.
広角レンズ１１を有するカメラ１２と、各々異なる指向性を有するマイクロフォン群１３と、表示部７１を有する遠隔操作端末群６と、バッファメモリ２と、光学歪み補正部３と、制御ユニット４とで被制御撮影装置が構成される。 - 特許庁 - A buffering pointer Wp and a data read pointer Rp are constantly separated with a region equivalent to data Dn of N tracks near a recording position of an optical disk, and data from a host are written onto a buffer memory 17 while the recorded data are held.
バッファリングポインタＷｐとデータ読み出しのポインタＲｐとは、光ディスクの記録位置近傍におけるＮトラック分のデータＤｎに相当する領域分常に隔たっており、この記録済みデータを保持しながら、ホストからのデータをバッファメモリ１７上に書き込む。 - 特許庁 - To provide a flash memory element which is increased in data loading speed in a page buffer by selecting data input via an IO pad to make only a desired data bus active, and prevents a power loss by reducing current consumption by an excess current.
ＩＯパッドを介して入力されるデータを選択してプログラムを希望するデータパスだけをアクティブさせて、ページバッファへのデータロード速度を改善し、過度電流により電流消費を低減して電力損失を防止できるフラッシュメモリ素子を提供すること。 - 特許庁 - To provide an image input preservation device which is capable of reducing a capacity of a buffer memory wherein image data compressed by a compression means is temporarily stored before being preserved in a storage means like a hard disk, independently of the lowest compression rate of the compression means.
圧縮手段で圧縮した画像データをハードディスク装置などの記憶手段に保存する前に一時記憶するバッファメモリの容量を、圧縮手段の最低圧縮率にかかわらずに削減することのできる画像入力保存装置を提供する。 - 特許庁 - When the shutter button is fully pushed to output a second signal, the camera stores an image file "C'" corresponding to the image data "C" nearest to the generation time point of the second signal before generating the second signal among the image data stored in the buffer memory.
シャッターボタンが全押しされて第２の信号が出力されると、バッファメモリに記憶されている画像データのうち、第２の信号発生前であって第２の信号の発生時点に直近の画像データ「Ｃ」に対応する画像ファイル「Ｃ′」をメモリーパックに記憶させる。 - 特許庁 - When the display attribute data for the lines on a layer #2 is set, for example, and when forming display data for the lines on the same layer to write in the display buffer memory, writing of the data on the basis of first come first served, where each the lines overlap each other.
ここで、例えば、レイヤ＃２に複数のラインの表示属性データを設定し、同一レイヤの複数のラインに対応する表示データを生成して表示バッファメモリに書き込む際に、各ラインが重なり合う部分について先着優先によって書き込みを行う。 - 特許庁 - To provide an image processor which previously detects image data not displayed because they are overwritten with source image data of high display priority, and displays the dots of the low display priority behind a transparent color without gaining unnecessary access to an image memory and a display buffer.
高表示優先度のソース画像データにより上書きされ表示されない画像データを予め検出し、画像メモリや表示バッファに対する無駄なアクセスをせず、透過色の下部の低表示優先度のドットを表示する画像処理装置を提供する。 - 特許庁 - When a certain address is selected, an input field preparation part 12 reads out its corresponding input form, character table and the maximum number of characters from a buffer memory 11, prepares an input field for inputting a mail text in accordance with the input form and displays the input field on the display part 4.
アドレスが選択されたら、対応する入力フォーム、文字テーブル、最大文字数をバッファメモリ１１に読み出し、入力フィールド作成部１２は、入力フォームに従ってメール本文を入力するための入力フィールドを作成し表示部４に表示する。 - 特許庁 - When a plurality of the memories provided with a synchronous read/write function are used as a frame buffer and image data are transmitted to the memories, the memories output the image data to a display simultaneously, thereby, the memory capacity required when driving is reduced and the circuit and the control system is simplified.
同期読み書き機能を具えた複数のメモリがフレームバッファとして使用され、画像データがメモリに伝送される時、メモリが同時に画像データをディスプレイに出力し、駆動時に必要な記憶容量を減らして回路と制御システムを簡易化する。 - 特許庁 - The converted data are outputted to a first-in first-out(FIFO) 32/34 by a buffer 44 and outputted through a direct memory access controller 20 to a high-speed bus 50 so that these data are transmitted through the high-speed bus 50 to a recording device or the like and recorded.
変換されたデータはバッファ４４によってＦＩＦＯ３２／３４に出力され、ＦＩＦＯ３２／３４およびＤＭＡコントローラ２０を介して高速バス５０に出力されるので、高速バス５０を通して、記録装置などに伝送され、記録される。 - 特許庁 - After the still picture photographic processing is ended, normal moving picture recording processing is resumed; and when a picture recording end button is operated (YES in S17), the file of the moving picture with sound is generated from frame data including the substitute frames, and voice data, both of which are accumulated and stored in a buffer memory (S18).
静止画撮影処理の終了後、通常の動画記録処理を再開し、録画終了ボタンが操作されたら（Ｓ１７でYES）、バッファメモリに蓄積されている代替フレームを含むフレームデータと音声データから音声付き動画ファイルを生成し記憶する（Ｓ１８）。 - 特許庁 - The print data (original data) developed in an image plotting area 32 (the printing/editing region) in a memory section 31 is read by each one line and is applied with mirror-inverting treatment to be supplied to a buffer 33 for mirror-inverting development as mirror-inverting edited data to be stored therein.
記憶部３１の描画エリア（印刷編集領域）３２に展開された印刷データ（元データ）は、１ラインずつ読み出され、鏡反転処理が施された後、鏡反転編集後データとして鏡反転展開用バッファ３３に供給され、記憶される。 - 特許庁 - To solve the problem of time lag, extending from the start of reception to the start of decoding of stream data becomes large, since the decoding is started after the stream data with data quantity equivalent to considerable time is received and stored in a buffer memory on the client side, in the conventional stream distribution method.
従来のストリーム配信方法では、クライアント側で、かなりの時間に相当するデータ量のストリームデータを受信してバッファーメモリに蓄積してからデコードを開始するため、ストリームデータの受信開始からデコード開始までのタイムラグが大きくなってしまう。 - 特許庁 - When a user half pushes the shutter button, the camera outputs picture signals a, b, c, d from a CCD in a second pixel number mode having greater number of pixels than the first pixel number mode, and stores image data A, B, C, D corresponding to the picture signals a, b, c, d in a buffer memory.
ユーザがシャッターボタンを半押し操作すると、第１の画素数モードよりも画素数が多い第２の画素数モードで画像信号ａ，ｂ，ｃ，ｄをＣＣＤから出力し、画像信号ａ，ｂ，ｃ，ｄに対応する画像データＡ、Ｂ、Ｃ、Ｄをバッファメモリに記憶させる。 - 特許庁 - The data processor selects an addressing mode in accordance with a handling process which handles data held in different addressing modes such as a tile type addressing mode and an array type addressing mode, based on information to indicate a memory area where the data is stored or a lookahead conversion buffer where a data arrangement is stored.
タイル型アドレスで保持されるデータとアレイ型で保持されるデータの異なるアドレッシングのデータを、保持されているメモリの領域または先読み変換バッファに保持するデータ配置を示す情報に基づいて、処理プロセスに応じてアドレッシングを選択する。 - 特許庁 - In this mode, a communication buffer DMAC 117 reads large capacity data stored in a main memory 104 not via the control of the controller CPU 102, temporarily stores the data in a communication SRAM 116, and transfers it to the engine CPU 103 of a data-receiving destination.
当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。 - 特許庁 - At this time, at least time map information as management information for managing data reproduction is periodically recorded as backup in a prescribed area of the hard disk from a buffer memory 52, and when restored after service interruption, the backed up time map information is utilized.
この時データ再生を管理するための管理情報としての、少なくともタイムマップ情報は、バッファメモリ５２から定期的にハードディスクの所定領域に、バックアップとして記録され、停電後の復帰時には、このバックアップされているタイムマップ情報が利用される。 - 特許庁 - The data set is read to an internal buffer by a DMA and simultaneously read to an image processing means from there, the RGB data are subjected to processing corresponding to the attribute, and the processed data are written in the memory again by the DMA and outputted as data for imaging to a printer engine.
そのデータセットをＤＭＡで内部バッファに読込み、そこから同時にイメージ処理手段へ読出し、属性に対応した処理をＲＧＢデータに対して行い、処理後のデータをＤＭＡでメモリに再び書き込み、作像用のデータとしてプリンタエンジンに出力する。 - 特許庁 - When a transfer timing of a color component comes, a DMA 112 reads compressed band code data in the memory 108 as required on the basis of the positional information table, and makes a band buffer 116 store band code data acquired by expansion of an expander 114.
色成分の転写タイミングが到来した場合には、ＤＭＡ１１２は、位置情報テーブルに基づいて、メモリ１０８内の圧縮バンド符号データを随時読み出し、伸張器１１４の伸張によって得られたバンド符号データをバンドバッファ１１６に記憶させる。 - 特許庁 - In one embodiment, a receiver is configured to, on a credit-based flow-controlled interface, release one or more data credits before a data payload incurs a small number of unused data credits within a buffer memory that is allocated at a coarser granularity than the data credits.
一実施例において、データクレジットよりも粗い粒度で割り当てられたバッファメモリ内に、データペイロードが少数で未使用のデータクレジットを負担するときよりも前に、受信機はクレジットベースのフロー制御されたインタフェース上で１以上のデータクレジットを解放する。 - 特許庁 - The interpolation section 33 stores the image signal of the original image form received from the buffer memory 32 and outputs the YUV422 signal produced by executing individual pixel interpolation processing and contour emphasis processing depending on the value of the key signal to an over sampling section 34.
補間部３３は、バッファメモリ３２から入力する原画像形式の画像信号を保持し、前記キー信号の値に応じた個別の画素補間処理と輪郭強調処理を実行して生成したＹＵＶ４２２信号をオーバー・サンプリング部３４に出力する。 - 特許庁 - In the case that the buffer memory 14 for input overflows during storage through the first path 18 wherein the image data is compressed, the first path is switched to the second path 19 wherein the image data is not compressed, to input the image data from the reader 11 again.
画像データを圧縮処理する第１経路１８で格納中に、入力用バッファメモリ１４がオーバーフローしたとき、画像データを圧縮処理しない第２経路１９に切り替えて、読み取り装置１１からの画像データの入力をやり直させる。 - 特許庁 - To execute printing if a printer driver cannot secure the memory needed for a printing process while printing is executed using information coming from a mobile terminal with a small storage capacity, in such a way that the hard disk of a host personal computer synchronized by two-way communication is used as a print buffer.
記憶装置容量の少ない携帯端末からの印刷実行時に、プリンタドライバが印刷処理に必要なメモリを確保できない場合に、双方向通信により同期をとっているホストパソコンのハードディスクを印刷バッファとして印刷を実行する。 - 特許庁 - To provide a recorder which has a built-in buffer memory for temporarily storing data and is able to record data continuously, even if it is applied with sound waves containing more than a certain amount of the resonance-frequency components of the data recorder and often making continuation of the data recording disabled.
データ記録部の共振周波数成分を一定量以上含む音波が記録部に加えられ、断続的にデータ記録部が記録不可能となるときでも連続して記録できる、データを一時保存するバッファメモリを有する記録装置を提供する。 - 特許庁 - A photographing condition is varied to perform photographing processing a plurality of times for one release operation by processing of an imaging part 10, buffer memories 11 and 14, an image processing part 12, a memory control part 13, and a system control part 15, and thus a series of a plurality of image data is generated.
撮像部１０とバッファメモリ１１、１４と画像処理部１２とメモリ制御部１３とシステム制御部１５の処理により、１度のレリーズ操作に対して、撮影条件を変更して複数回の撮影処理を行い、一連の複数の画像データを生成する。 - 特許庁 - Since the error correction of a PO sequence is performed with partial block data composed of the data of L bytes in a PI code direction and N pieces in a PO code direction as a unit from the correction buffer 9, the frequency of access to the memory 6 is reduced and the error correction processing is performed at a high speed.
訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。 - 特許庁 - This task trace method of a computer device is equipped with a processor having an operating system for executing an application program by a multi-task system and executing task trace processing in response to a debug interruption request, and having a debug register, and with a memory having a trace buffer.
アプリケーションプログラムをマルチタスク方式で実行し、デバッグ割り込み要求に応答してタスクトレース処理を実行するオペレーティングシステムを有し、かつ、デバッグレジスタを有するプロセッサと、トレースバッファを有するメモリとを備えるコンピュータ装置のタスクトレース方法である。 - 特許庁 - When a transmission request of a frame is received from the receiver side, a system control CPU 11 controls the transmission of a single frame which is lastly stored among the low-resolution motion images stored in the buffer memory 16 to the receiver side via a network 2.
システム制御ＣＰＵ１１は、受信側からフレームの送信要求が受信された場合、ネットワーク２を介した、バッファメモリ１６に記憶されている解像度の低い動画像のうちの、最後に記憶された１つのフレームの受信側への送信を制御する。 - 特許庁 - The data transfer device holds single transfer data in the buffer 108 to a single transfer request from the image processor 2 and a burst transfer request from the image input/output device 3, and controls a selector 107 and a selector 109 so that burst transfer to the memory 4 is performed.
画像処理装置２からのシングル転送要求と、画像入出力装置３からのバースト転送要求に対し、バッファ１０８にシングル転送データを保持するとともに、メモリ４へのバースト転送を行うようセレクタ１０７、セレクタ１０９を制御する。 - 特許庁 - A clock generating circuit of a semiconductor memory apparatus includes a phase splitter that delays a clock to generate a delayed clock and inverts the clock to generate an inverted clock, and a clock buffer that buffers the delayed clock and the inverted clock and outputs them as a rising clock and a falling clock.
本発明は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、遅延クロック及び反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。 - 特許庁 - A layout verification tool 8 verifies a layout resting on the basis of data stored in the library 6, a wiring layout data file 3, a viahole layout data file 4, and a mask layout pattern 7, the capacitance of an input circuit and the size of an output buffer are obtained and stored in a memory device 10.
レイアウト検証ツール８は、ライブラリ６のデータ、配線の配置情報ファイル３、ビア・ホールの配置情報ファイル４及びマスクレイアウトパターン７からレイアウトを検証し、入力回路の容量、出力バッファのサイズ等を求めて記憶装置１０に記録する。 - 特許庁 - The printing controlling device consists of a characteristic interference buffer means capable of designating an address pointer at an internal arbitrary address, and a memory control means and a video control means capable of making a DMA priority and a DMA burst length variable before and after the designated address pointer.
内部の任意アドレスにアドレスポインタを指定できる特徴的な干渉バッファ手段と、指定されたアドレスポインタの前後でＤＭＡ優先順位及びＤＭＡバースト長を可変にできる、メモリ制御手段及びビデオ制御手段により構成される。 - 特許庁 - The printer for printing a piece of data supplied from a computer is arranged such that a piece of data supplied from a computer is copied by writing it into a print buffer memory in order to print the piece of data at a plurality of positions of a sheet of recording medium.
コンピュータから供給されたデータを印刷する印刷装置において、コンピュータから供給された１つのデータを１枚の記録媒体の複数箇所に印刷すべく、前記１つの印刷データをコピーする形で印刷用バッファメモリに書込むように構成した。 - 特許庁 - The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.
ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁 - Image data inputted to an image input device 10 are transferred through a data bus 70 to an image storage device 20, and the image data transferred to the image storage means 20 are transferred through the data bus 70 to the input buffer memory 41 of an image rotation means 40.
画像入力装置１０に入力された画像データは画像蓄積装置２０にデータバス７０を介して転送され、画像蓄積手段２０に転送された画像データは画像回転手段４０の入力バッファメモリ４１にデータバス７０を介して転送される。 - 特許庁 - The TV 10 is provided with a CPU 25 for starting the video recorder 40, when a recording instruction to the video and sound signals received by the TV 10 are detected, and a memory 30 for a buffer for storing the video and sound signals on detecting the recording instruction.
ＴＶ１０は、ＴＶ１０で受信した映像及び音声信号に対する録画指示を検知すると録画機器４０を起動させるＣＰＵ２５と、録画指示を検知した時点から映像及び音声信号を記憶するバッファ用メモリ３０とを備える。 - 特許庁 - A driver layer execution section 6 predicts a next reading request address from a reading request address for the data reading request of non-continuous addresses, and reads necessary data into a buffer memory 8 in advance, thereby improving the cache hit rate at the next reading request.
ドライバ層実行部６はアドレスが非連続なデータ読み出し要求に対しても、読み出し要求アドレスから次回の読み出し要求アドレスを予測し、事前にバッファメモリ８上に読み出すことにより、次回の読み出し要求発生時のキャッシュヒット率を向上させる。 - 特許庁 - For each of the scanning positions, from the scanning resuming position to the scanning stop position, data are used as image data derived based on image data to be generated, in response to an electric signal to be output from an image sensor and image data stored in the buffer memory.
走査再開位置から走査停止位置までの各走査位置については、イメージセンサから出力される電気信号に応じて生成される画像データと、バッファメモリに格納されている画像データと、に基づいて導き出されるデータを画像データとする。 - 特許庁 - In particular, at the time of realizing the communicating processing between the portable information terminal 18 and the web site 14, for example, at the time of downloading an arbitrary program or data downloaded from the Web site 14 to the portable information terminal 18, a main memory 20 of the computer 16 is used as a data buffer.
特に、携帯型情報端末１８とＷｅｂサイト１４との通信処理、例えば、Ｗｅｂサイト１４からダウンロードされた任意のプログラムやデータを携帯型情報端末１８にダウンロードする場合において、コンピュータ１６のメインメモリ２０をデータバッファとして使用する。 - 特許庁 - When input data stored in a large-capacity memory 13 are read out, classified by destinations, and successively written in each face of a buffer 16 for each classification, the data processor has the constitution for writing the read-out data in the next face if the destination of the read-out data differs.
大容量メモリ１３に格納された入力データを読み出してこれを行き先別に分類し、各分類毎に順次バッファ１６の各面に書き込む際、読み出したデータの行き先が異なった場合には次の面に書き込む構成を有する。 - 特許庁 - Further, the memory control part 23 performs control so that when the packet header part 21 can detect packet headers of a specified number of packets without any error, the payload of a packet precedent to the specified number of packets is allowed to be outputted from the buffer memories 24, 25, and 26.
また、所定数のパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、当該所定数のパケットに先行するパケットのペイロードについてバッファメモリ２４，２５，２６からの出力を許可するように、メモリ制御部２３が制御する。 - 特許庁 - In the semiconductor memory device compressing data read from a memory cell in synchronization with a rise edge of a first external clock signal, the timing of controlling a latch circuit and an output buffer circuit connected to a data bus transmitting the summary result is synchronized with a rise edge of a second external clock signal and a rise edge of a third external clock signal.
第１の外部クロック信号の立ち上がりエッジに同期してメモリセルからの読み出しデータの縮約を行う半導体記憶装置において、縮約結果を伝送するデータバスに接続されるラッチ回路及び出力バッファ回路の制御タイミングを、それぞれ第２の外部クロック信号の立ち上がりエッジ、第３の外部クロック信号の立ち上がりエッジに同期するタイミングとした。 - 特許庁 - A data relay device 10 provided a plurality of communication ports which transmits and receives packet data includes a memory 310 which stores packet data; and a memory control part 300 which secures, based on a delay time required before an answer to packet data is received after the plurality of communication ports transmits the packet data, a buffer area having a larger size for the communication port with a larger delay time.
パケットデータを送受信する複数の通信ポートを備えるデータ中継装置１０であって、パケットデータを格納するメモリ３１０と、複数の通信ポートがパケットデータを送信してから当該パケットデータに対する応答を受信するまでに要する遅延時間に基づいて、遅延時間が大きい通信ポートほど大きいサイズのバッファ領域を確保するメモリ制御部３００を備えた。 - 特許庁 - A microcomputer 18e compares start date and time information of an arbitrary program stored in a reservation program memory 18i with current date and time information measured by a timer circuit 22 to discriminate whether or not the current time is a prescribed time before a start date and time of an optional program and extracts EPG information of the optional program from a buffer memory 18d.
マイクロコンピュータ１８ｅは、予約番組メモリ１８ｉに記憶された任意の番組の開始日時情報とタイマー回路２２で計測される現在日時情報とを比較して任意の番組の開始日時の所定時間前であるかを判断し、この判断結果に基づいて、バッファメモリ１８ｄから任意の番組の該当チャンネルのＥＰＧ情報を抽出する。 - 特許庁 - An image decoding reduction rate decision section 107 acquires a size of one screen of image data and a kind of image coding stored in an image data buffer 105 and also acquires the size of an image display section 111 and the size of a reference memory and image display memory 109 from a terminal information storage section 112 for storing attribute information of the image reproducing and displaying device 100.
画像復号縮小率決定部１０７は、画像データバッファ１０５に記憶された画像データの一画面のサイズと画像の符号化の種類とを取得し、画像再生表示端末装置１００の属性情報を記憶した端末情報格納部１１２から画像表示部１１のサイズと参照用メモリ兼画像表示メモリ１０９のサイズを取得する。 - 特許庁 - In this semiconductor memory, a clock input buffer which outputs an internal clock signal INCLK is provided, and a NOT circuit 15 into which a external signal/CS is input is provided; and the output of the NOT circuit 15 and a refresh demand signal RFR are input, and an OR circuit 16 which outputs their logical sum as an internal clock enable signal INCE to the clock input buffer 10 is provided.
半導体記憶装置において、内部クロック信号ＩＮＣＬＫを出力するクロック入力バッファを設け、外部信号／ＣＳが入力されるＮＯＴ回路１５を設け、このＮＯＴ回路１５の出力及びリフレッシュ要求信号ＲＦＲが入力され、その論理和を内部クロックイネーブル信号ＩＮＣＥとして、クロック入力バッファ１０に対して出力するＯＲ回路１６を設ける。 - 特許庁 - This reproducing apparatus includes: a graphic processing unit GPU 105 for generating a video signal displayed on a display device and performing the high image quality processing; and a processor for writing data of one frame of decoded video data to a back buffer area of the memory and performing the processing of synthesizing image data with the data written to the back buffer area when the high image quality processing is not performed to the decoded video data.
表示装置に表示される映像信号を生成すると共に、高画質化処理を実行するグラフィックプロセッシングユニットＧＰＵ１０５と、復号されたビデオデータに対して高画質化処理を行わない場合、復号されたビデオデータの１フレームのデータをメモリのバックバッファ領域に書き込み、バックバッファ領域に書き込まれたデータに対して画像データを合成する処理を実行するプロセッサを具備する。 - 特許庁 - The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.
本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁 - An inverse DCT circuit 14 reads DCT factors of non-zero rows and non-zero columns wherein one and the same row/column has non-zero DCT factors from a buffer memory 13 to apply one-dimensional DCT processing to the DCT factors.
逆ＤＣＴ回路１４は、ゼロ／否ゼロ判定回路１９からの行ゼロフラグと列ゼロフラグと否ゼロフラグに基づいて、同じ行又は同じ列に０ではないＤＣＴ係数がある否ゼロの行及び列のＤＣＴ係数をバッファメモリ１３から読み出して、１次元ＤＣＴ処理を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
