「buffer memory」を含む例文一覧(3204)

＜前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 64 65 次へ＞
  • However, their data can come from one of two sources: from a block of memory, or from another object which exports the bufferinterface.Buffer objects are useful as a way to expose the data from anotherobject's buffer interface to the Python programmer.
    しかし、バッファオブジェクトのデータは二つのデータソース:何らかのメモリブロックか、バッファインタフェースを公開している別のオブジェクト、のいずれかに由来しています。 バッファオブジェクトは、他のオブジェクトのバッファインタフェースからPython プログラマにデータを公開する方法として便利です。 - Python
  • Concerning the respective blocks of a buffer memory 13, an access monitoring means 123 monitors data writing history by a data writing means 121 and a data reading history by a data reading means 122 and updates access information (round bit) based on this monitoring result.
    アクセス監視手段１２３は、バッファメモリ１３の各ブロックについて、データ書込手段１２１によるデータ書き込み履歴およびデータ読出手段１２２によるデータ読み出し履歴を監視して、この監視結果に基づいてアクセス情報（Roundビット）を更新する。 - 特許庁
  • A controller 20 temporarily holds print data supplied from a host computer 10 in a built-in HD 24, temporarily holds the print data in a PDL buffer 26-2, and develops the PDL data in a frame memory 26-1 so as to generate image data.
    コントローラ２０は、ホストコンピュータ１０から供給されたプリントデータを内蔵ＨＤ２４に一旦保持し、このプリントデータをＰＤＬバッファ２６−２に一時的に保持し、ＰＤＬデータをフレームメモリ２６−１に展開して画像データを生成する。 - 特許庁
  • In this configuration, when inputting the sound waves containing more than a certain amount of the resonant frequency components of the data recorder to the sound input section attached to the recorder, the data compression rate is changed, depending on the remaining capacity in the buffer memory.
    記録装置に取り付けられた音声入力部に、データ記録部の共振周波数成分を一定量以上含む音波が入力される間、バッファメモリの残量に応じて、データの圧縮率を変化させることを特徴とする構成とした。 - 特許庁
  • As a result, the device can make the quantity of correction data which are to be temporarily stored in the correcting small and the device can correct the picture data with simple constitution without using a RAM having a large capacity or the like as a buffer memory.
    これにより、画像データ補正部に一時的に保持すべき補正データ量を少なくすることができ、バッファメモリとして容量の大きなＲＡＭ等を用いることなく簡易な回路構成によって画像データの補正を行うことができる。 - 特許庁
  • The control section 30 includes a synchronizing signal detection section 31, a code error correction section 32, a diversity composite section 33, a diversity buffer 34, a decoding section 35, an address detection section 36, an intermittent reception control section 37, a timing maintenance section 38, and a message memory 39.
    制御部３０は、同期信号検出部３１、符号誤り訂正部３２、ダイバーシチ合成部３３、ダイバーシチバッファ３４、デコード部３５、アドレス検出部３６、間欠受信制御部３７、タイミング維持部３８およびメッセージメモリ３９を含んでいる。 - 特許庁
  • A buffer memory used for a packet telemetry is provided to each of the mounted apparatuses, and when the packet telemetry outputs of the mounted apparatuses get congested, the packets are subjected to multiplexing based on the priority of the mounted apparatuses designated through a packet priority table.
    搭載機器毎にパケットテレメトリ用のバッファメモリを設け、各搭載機器のパケットテレメトリ出力が輻輳した場合には、パケット優先度テーブルで指定された搭載機器毎の優先度に基いてパケットの多重化処理を行うものである。 - 特許庁
  • When image data is read from a memory 1 and written to an HDD 4, an HDD I/F 3 accumulates the image data transferred by a DMAC 2 in a retry buffer, and writing of the image data to the HDD 4 is performed after completion of accumulation for one transfer portion of data.
    メモリ１からリードし、ＨＤＤ４へ画像データをライトする場合、ＨＤＤ Ｉ／Ｆ３ではＤＭＡＣ２より転送された画像データをリトライ用バッファに蓄積し、１回の転送分蓄積終了したらＨＤＤ４へ画像データをライトする。 - 特許庁
  • To provide a navigation device for appropriately updating display in the navigation device for transmitting data between a transmission-side unit and a reception-side unit by serial communication, while the transmission-side unit including a reading device and the reception-side unit including a buffer memory are separated.
    読み取り装置を含む送り側ユニットとバッファメモリを含む受け側ユニットとの距離が離れていて、その間をシリアル通信を介して転送するナビゲーション装置において、表示更新を良好に行うことのできるナビゲーション装置を提供する。 - 特許庁
  • An L-DMA controller 413 in a DECU 41 sets each individual forwarding destination address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.
    ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁
  • When the displayed data has any suspicious point and is determined to be unnecessary, a data erasing switch 49 is operated and a signal is sent to the record analyzer 53 with the operation so that the electric signals temporarily stored in the memory buffer 53a are erased.
    また、表示されたデータに不審な点があり不要と判断した場合には、データ消去スイッチ４９を操作し、その操作に伴って信号が記録解析装置５３に送られ、記憶バッファ５３ａに一時記憶された電気信号は消去される。 - 特許庁
  • Also, a cache memory managing part 143, when receiving a snap shot preparation request from a host unit, returns the completion of the snap shot preparation to the host unit when copying the dirty data of a master disk to the buffer secured by a swap area managing part 146.
    また、ホスト機器からスナップショット作成要求を受けると、キャッシュメモリ管理部１４３は、スワップ領域管理部１４６によって確保されたバッファにマスタディスクのダーティデータをコピーした時点で、当該スナップショット作成の完了をホスト機器に返答する。 - 特許庁
  • To provide an imaging apparatus capable of realizing multi-functions and a complicated process with a small amount of resources, by preventing disappearing or the like of image data occurring in an image memory and dynamically managing the resources temporarily used for a buffer area or the like.
    画像メモリ上に生じる画像データ消失等を防止し、バッファ領域等を一時的に使用する資源を動的に管理し少量の資源にて多機能かつ複雑な処理を実現することのできる画像形成装置を提供する。 - 特許庁
  • To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.
    スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁
  • The image encoder 190 receiving the recording request signal reads the synthesis image signal stored in the buffer 180 by choosing the right time when the buffer 180 stores the synthesis image signal, encodes the signal by a moving picture encoding system corresponding to the decoding processing of an image decoder 110, converts the signal into encoded image data and stores the data to a memory 200.
    記録要求信号を受け付けた画像符号化器１９０は、バッファ１８０に合成画像信号が記憶されるのを見計らって、バッファ１８０に記憶される合成画像信号を読み出し、これを画像復号器１１０の復号処理に対応した動画像符号化方式で符号化して符号化画像データに変換し、メモリ２００に記録するようにしたものである。 - 特許庁
  • In the method for allocating a buffer memory including at least three buffers of a module provided with a processing unit and a bus interface, each buffer can adopts one of four statuses composed of "input range local", "local", "input range external", and "external" and tries that either one of the bus interface and the processing unit occupies one of the three buffers by succeeding strategy.
    処理ユニットおよびバスインターフェースを備えたモジュールの少なくとも３つのバッファを含むバッファメモリの割り当て方法において、各バッファが、「入力範囲ローカル」、「ローカル」、「入力範囲外部」および「外部」なる４つのステータスのうちの１つをとることができ、バスインターフェースか処理ユニットかのいずれかが３つのバッファのうちの１つを次の戦略によって占有することを試みる。 - 特許庁
  • A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.
    本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁
  • A CPU 11 estimates the transmission speed of a mobile terminal network on the basis of two parameters of the detected field intensity and throughput and calculates a reproduction start point (reproduction start time) of data downloaded to a buffer memory 5 on the basis of this estimated value.
    そして、ＣＰＵ１１が、上記検出された電界強度及びスループットの２つのパラメータに基づいて、携帯端末ネットワークの伝送速度を推定し、この推定値に基づいて、バッファメモリ５にダウンロードされたデータの再生開始点（再生開始時刻）を算出する。 - 特許庁
  • A transfer control circuit 223 transfers partial data stored in the buffer 211 as first block data to a memory 230 a communication time, needed to receive partial data by a first block size, after the data communication part 210 starts the communication.
    転送制御回路２２３は、データ通信部２１０が通信を始めたときから一つ目のブロックサイズだけ部分データを受信するために要する通信時間が経過したときに、バッファ２１１に記憶されている部分データを一つ目のブロックデータとしてメモリ２３０に転送する。 - 特許庁
  • The buffer system includes a multi-purpose memory constitution element 32 which not only buffers information transferred between a peripheral storage device and a host computer system, but also stores a scratch pad accessible by a controller processor 52 and/or instructions.
    バッファシステムは、周辺記憶装置とホストコンピュータシステム４間で転送される情報をバッファするためだけでなく、コントローラプロセッサ５２によりアクセス可能なスクラッチパッドおよび／または命令の格納に使用するようにすることができる多目的メモリ構成要素３２を含んでいる。 - 特許庁
  • In the semiconductor integrated circuit which is connected to a memory through the intermediary of a bus that is used by the other circuits in common, a switching device intercepting the propagation of signals is provided to buffer circuits BUFI and BUFO which are provided to each of input/output terminals T1 to Tn connected to the bus.
    他の回路と共通のバスを介してメモリに接続される半導体集積回路において、バスと接続される入出力端子Ｔ１〜Ｔｎごとに設けられたバッファ回路ＢＵＦＩ、ＢＵＦＯに、信号の伝搬を遮断するスイッチ素子を設ける。 - 特許庁
  • If automatic color selection is designated, an image combining circuit 18 generates synthetic image data by replacing least significant bits of a color difference component, for example, in pixels of the color image data with a value of relevant pixels in the monochromatic binary image data and stores the generated image data in a buffer memory 20.
    画像合成回路１８は、自動カラー選択が指定されている場合、カラー画像データの各画素の例えば色差成分の最下位ビットを白黒２値画像データの当該画素の値に置き換えることで合成画像データを生成し、バッファメモリ２０に蓄積する。 - 特許庁
  • This flag and contrast value become objects to be subjected to hidden surface elimination by an image memory 14 and a depth buffer 15, and are read by an engine 9, when all the drawings are completed so that glare is generated on a glare circuit 16, depending on the flag and contrast value.
    このフラグやコントラスト値は、画像メモリ１４およびデプスバッファ１５による隠面消去処理の対象となり、すべての描画が完了した時点でエンジン９によって読み出され、フラグおよびコントラスト値の量によってグレアをグレア回路１６で生成する回路 - 特許庁
  • A scene memory of a status setting system stores a plurality of scene data (setting data) for simultaneously setting various operating parameters, and an offset buffer sets and stores offset values (adjusting values) of various operating parameters in accordance with user operations.
    この発明による状態設定システムのシーンメモリには、信号処理回路の各種動作パラメータを一括設定するためのシーンデータ（設定データ）が複数記憶されており、オフセットバッファには、ユーザ操作に応じて各動作パラメータのオフセット値（調整値）が設定・記憶される。 - 特許庁
  • Even when the storage of information is directly from the personal computer 12 side to the buffer 20 of the shared memory 13, the CPU board 11 side for control is allowed to operate the transmission processing 28 and the reception processing 29 in the same way as the interrupting processing 27.
    パソコン１２側から共有メモリ１３のバッファ２０に対して直接情報の蓄積を行っても、制御用ＣＰＵボード１１側に割込処理２７による場合と同様な送信処理２８および受信処理２９を行わせることができる。 - 特許庁
  • To provide a memory processing device and an imaging device capable of judging whether or not a storage medium is in a state suitable for storing data from information concerning the continuity of regions of the storage medium when storing the data in the storage medium through a buffer.
    バッファを介して記憶媒体にデータを記憶する場合に、記憶媒体の領域の連続性に係る情報から、記憶媒体がデータの記憶に適している状態か否かを判断することができる記憶処理装置及び撮像装置を提供する。 - 特許庁
  • Upon receipt of a switching instruction from the through-mode during which driving of the Y/C separation circuit is stopped, to the separation mode during which the Y/C separation circuit is operated, a control circuit drives the Y/C separation circuit to start operation of a buffer memory within the Y/C separation circuit (S50).
    制御回路は、Ｙ／Ｃ分離回路の駆動を停止した状態にあるスルーモードからＹ／Ｃ分離回路を動作させる分離モードへの切り換え指示を受けると、Ｙ／Ｃ分離回路を駆動させＹ／Ｃ分離回路内のバッファメモリの動作を開始させる（Ｓ５０）。 - 特許庁
  • When the output section outputs the data read out from the buffer memory to the device of the succeeding stage, the section outputs the data in order from the line close to the picture origin of the picture data after the data are rotated based on a set rotational angle and the picture element close to the picture origin (step Sa4).
    バッファメモリから読み出した画像データを後段の装置に出力する際、設定された回転角度に基づく回転後の画像データの画像原点に近いラインから順番に、かつ画像原点に近い画素から順番に出力している（ステップＳａ４）。 - 特許庁
  • In this case, an MPU 14 controls variations in a bit rate for compressing the data by the encoders 4, 5 depending on increase/decrease in the data storage amount in the buffer memory 11.
    エンコーダ４、５にて圧縮された音声／映像データをバッファメモリ１１で一旦蓄積し、その後、光ディスク１３に記録する際、ＭＰＵ１４の制御に基づきバッファメモリ１１内のデータ蓄積量の増減に応じてエンコーダ４、５でのデータ圧縮のビットレイトを変化させる。 - 特許庁
  • When the signal 11 of the CPU 6 is received while the signal 9 is not received, the read data switching device 10 gives a memory read signal 12 to a data output buffer 14 and outputs the data of a storage circuit 3 to the data bus 16.
    読み出しデータ切り替え器１０は、アドレス一致信号９を受けていない時にＣＰＵ６のデータ読み出し信号１１を受けるとメモリ読み出し信号１２をデータ出力バッファ１４に与えて記憶回路３のデータをデータバス１６に出力させる。 - 特許庁
  • Unnecessary consumption power is prevented by constituting a buffer memory provided to a network interface with not a single RAM block but a plurality of RAM blocks and controlling to stop the supply clock to an unnecessary RAM block.
    ネットワークインタフェースに設けられるバッファメモリを１つのＲＡＭブロックではなく、複数のＲＡＭブロックで構成し、通信速度によって、必要のないＲＡＭブロックへの供給クロックを停止させるという制御を行うことにより、不必要な電力消費を防止する。 - 特許庁
  • The digital decoder for television receiver comprises: an input for receiving a digital audio/video signal, a means for demodulating and decoding the input signal into an output signal intended for the television receiver; and a first buffer memory into which the input signal is diverted after demodulation in the live mode of operation.
    デコーダが、オーディオ／ビデオ信号を受信する入力と、該入力された信号をテレビ受信機向けの出力信号へ復調及びデコードする手段と、ライブモードにおいて入力信号が復調後に転送されてくる第一のバッファ・メモリとを有する。 - 特許庁
  • A picture data control circuit 18 transfers the processed picture from the circuit 16 and an output picture from the circuit 30 between an intermediate buffer 20, a compression/ extension processing circuit 22 and a main memory 14 respectively as a main picture and the thumbnail.
    画像データ制御回路１８は、色処理回路１６からの処理済み画像及びファイル用サムネイル処理回路３０の出力画像をそれぞれ主画像及びサムネイルとして、中間バッファ２０、圧縮伸長処理回路２２、及び主メモリ１４間で転送する。 - 特許庁
  • To provide a DMA transfer control system capable of efficiently performing DMA transfer even in a case that a buffer memory does not have a free space capable of storing transmission data by accurately determining the DMA transfer request to which channel is highest.
    バッファメモリに送信データを格納し得る空き容量がない場合であっても、どのチャネルに対するＤＭＡ転送要求が最も高いかを正確に判定し、ＤＭＡ転送を効率良く行うことができるＤＭＡ転送制御システムを提供する。 - 特許庁
  • To provide "a buffer memory device and a data transfer system" capable of transferring data so as to be independent from the operation frequency of data writing side and reading side and contributing to the absorption of an operation speed difference between devices in a system and improvement of a transfer speed.
    データの書き込み側と読み出し側の動作周波数に依存しない形でデータ転送を可能にし、システム内のデバイス間の動作速度差の吸収、転送速度の向上に寄与することができる「バッファメモリ装置及びデータ転送システム」を提供すること。 - 特許庁
  • The OCR section 110 extracts a character part from the image data temporarily stored in the buffer memory section 6, recognizes characters from the character part, converts the characters into text data, and the kana conversion section 112 references the dictionary section 111 to convert the text data into kana letters.
    ＯＣＲ部１１０は、バッファメモリ部６に一時記憶される画像データから文字部を抽出し、同文字部について文字認識を行うとともに、これをテキストデータに変換し、仮名変換部１１２は、辞書部１１１を参照してテキストデータを仮名に変換する。 - 特許庁
  • An upper surface image reading address and a lower surface image reading address which are generated by the means 20 and 21 are decided by an effective area deciding means 50 with the designated area as the object and, then, an address read from a frame memory buffer 1 is controlled.
    これらの手段２０、２１により生成された上面画像の読み出しアドレスと下面画像の読み出しアドレスを、有効領域判定手段５０において、指定された領域を対象に判定し、フレームメモリバッファ１から読み出すアドレスを制御する。 - 特許庁
  • Then, the LON chips 31-31 transmit the network use recording information stored in the buffer memory 309 through the LON 21 to the information storage device 41 to be stored corresponding to a request from the information storage device 41 or the other LON chip.
    そして、ＬＯＮチップ３１〜３７は、情報蓄積装置４１もしくは他のＬＯＮチップからの要求に応じて、バッファメモリ３０９に記憶されたネットワーク使用記録情報をＬＯＮ２１を介して情報蓄積装置４１に伝送して蓄積させる。 - 特許庁
  • From DV data form the outside, voice data only are extracted by an AVI form voice data producing part 104, converted into an AVI form on the basis of the voice quantization bit number from the quantization bit number predicting part 105, and accommodated in a buffer memory 107.
    外部からのＤＶデータをＡＶＩ形式音声データ生成部１０４により、ＤＶデータから音声データのみを抽出、量子化ビット数予測部１０５からの音声量子化ビット数に基づき、ＡＶＩ形式に変換しバッファメモリ１０７に格納する。 - 特許庁
  • A quaternarizing part 12 converts image data outputted from an image reading part 11 into quaternarizing pixel data for extracting a high density character pixel,, a low density character pixel, a high density ground pixel and a low density ground pixel and they are stored in an image line buffer memory 13.
    画像読み取り部１１から出力した画素データを４値化部１２で、濃度の濃い文字画素と、濃度の薄い文字画素と、濃度の濃い地肌画素と、濃度の薄い地肌画素とを抽出するための４値画素データに変換し、画像ラインバッファメモリ１３にため込む。 - 特許庁
  • A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups.
    データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。 - 特許庁
  • To switch laser power at a high speed during transfer from a reproduction mode to a writing mode in an optical disk driving device which suspends writing when a buffer memory capacity is at a fixed or lower level, and then resumes the writing from the suspended position.
    バッファアンダーランエラーが生じないよう、バッファメモリが一定以下になったときに書き込みを中断し、その後に中断した位置から書き込みを再開する光ディスクドライブ装置において、再生モードから書き込みモードへの移行時に、高速にレーザーパワーを切り換える。 - 特許庁
  • An MPEG 2 decoding section 115 decodes image data coded by the MPEG 2 system, outputs a baseband image to a video memory 117, outputs MPEG 2 decode information to a buffer 118, and outputs a quantization scale of each macroblock and generated bits to an MBComplexity calculation section 116.
    MPEG２復号部１１５は、MPEG2方式で符号化された画像データを復号し、ベースバンドの画像を、ビデオメモリ１１７に出力し、MPEG２デコード情報を、バッファ１１８に出力し、各マクロブロックの量子化スケール、および発生ビットをMBComplexity算出部１１６に出力する。 - 特許庁
  • A read/write controller 108 controls the read and write operations of a buffer memory 109 and controls the read and write operations, according to control signals from a generated code quantity detector 106 and a unique word and stuff byte quantity detector 111.
    リード／ライト制御器１０８は、バッファメモリ１０９の読出し及び書込み動作を制御し、発生符号量検出器１０６並びにユニークワード及びスタッフバイト量検出器１１１からの制御信号によって、書込み動作及び読出し動作を制御する。 - 特許庁
  • When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.
    冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁
  • On the final stage of target program development, the buffer gate 9 is turned off, the debugging support function is stopped and only the emulation function based on the application system connected to the CPU core 19, emulation memory 47 and connecting socket 51 is executed so that the emulator can be disconnected from a host machine.
    ターゲットプログラム開発の最終段階で、バッファゲート９をＯＦＦして、デバッグ支援機能を停止し、ＣＰＵコア１９とエミュレーションメモリ４７と接続ソケット５１に接続された応用システムによるエミュレーション機能だけを行うので、ホストマシンから分離できる。 - 特許庁
  • An address/amplitude control means 14 generates a read address to a buffer memory 12 on the basis of the detected half-period points, while generating a control information for controlling the amplitude polarity of an output signal, and converting the output signal into a continuous ringing.
    アドレス・振幅制御手段１４は、検出された１／２周期点に基づいてバッファメモリ１２に対する読み出しアドレスを発生すると共に、出力信号の振幅極性を制御し出力信号を連続信号にするための制御情報を発生する。 - 特許庁
  • To provide a recording device in which verify-processing is performed without breaking an input buffer memory of a recording device, when a signal inputted continuously such as a video signal or a voice signal is recorded in a recording medium in a real time.
    本発明は映像または音声信号など連続的に入力される信号を記録媒体に実時間内に記録する際に、記録装置の入力バッファメモリが破綻を来すことなくベリファイ処理を行う記録装置を提供することを目的とする。 - 特許庁
  • The circuit for randomizing the data by transposition conversion and substitution conversion is provided with a data division means for dividing the data, a partial data substitution means for substitute-converting the data, a data combining means for combining the data, and a buffer memory for keeping data temporarily.
    本発明は、転置変換と換字変換によりデータを攪拌する回路であって、データを振り分けるデータ分割手段と、データを換字変換する部分データ換字手段と、データを結合するデータ結合手段と、データの一時的に保持しておくバッファメモリと、を備える。 - 特許庁
  • An output voltage of a charge pump 3 is monitored by a voltage detection circuit 5 and when a boosting capability of the charge pump 3 is not sufficient, a buffer 4 and a charge pump 7 are operated to supply a sufficient boosting voltage to an address selector circuit 9 and a memory array 10.
    チャージポンプ３の出力電圧を電圧検出回路５によって監視し、チャージポンプ３の昇圧能力が充分でない場合、バッファ４およびチャージポンプ７を動作させ、充分な昇圧電圧をアドレス選択回路９およびメモリアレイ１０に供給する。 - 特許庁
＜前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 64 65 次へ＞

例文データの著作権について