「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 .... 64 65 次へ＞- As a circuit to make DMA transfer of print data received by a variety of interfaces of a printer onto a main memory, a buffer sharing DMA circuit 30 is used which does not have buffers to temporarily store data from channels for every channel (buffer sharing DMA circuit 30 in which data from the channels are temporarily stored in buffers 0 to 15).
印刷装置の，各種インタフェースにて受信された印刷データをメインメモリ上にＤＭＡ転送するための回路として、各チャネルからのデータを一時記憶するためのバッファを、チャネル毎に有さないバッファ共有ＤＭＡ回路３０（バッファ０〜１５に、各チャネルからのデータが一時記憶されるバッファ共有ＤＭＡ回路３０）を、用いておく。 - 特許庁 - Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.
また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁 - The first-in first-out memory device is equipped with a frequency detecting and comparing circuit 6 which compares the write speed with the read speed of a data maintenance buffer 2 before data is written and an address difference detection means which detects the address difference between the writing address where the write of the data maintenance buffer 2 is done and the read address where the read of the data is done.
先入れ先出しメモリ装置には、データ保持バッファ２の書き込み速度と読み出し速度とをデータの書き込みが行われる前に比較する周波数検出比較回路６、及びデータ保持バッファ２の書き込みが行われる書き込みアドレスと読み出しが行われる読み出しアドレスとのアドレス差を検出するアドレス差検出手段が設けられている。 - 特許庁 - For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.
例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁 - Image data accumulated in a buffer 22b of a CPU 22 is decoded in a pause period while being intermittently sent to an image memory 24 via a digital bus 28, whereby image data sent from a camera 12 can be accumulated in the buffer 22b of the CPU 22 and decoded at the same time and the time required to receive and decode images from the camera 12 can be reduced.
ＣＰＵ２２のバッファ２２ｂに蓄積した画像データをデジタルバス２８を介して間欠的に画像用メモリ２４へ送る休止時間にデコードを行うことで、カメラ１２から送られる画像データのＣＰＵ２２のバッファ２２ｂへの蓄積と、デコードとを同時に行うことが可能となり、カメラ１２からの画像の取り込みとデコードとの時間を短くすることができる。 - 特許庁 - The data stored in the buffer memory 13 are read by a buffer control part 12 in order according to the 1st address value of the transfer-source device 20 and the 2nd address value of a transfer-destination device 30, and a master write control part 14 outputs them at a burst to the successive address areas of the transfer- destination device 30 following the 2nd address value.
バッファメモリ１３に格納された各データは、転送元デバイス２０における第１アドレス値と転送先デバイス３０における第２アドレス値とに基づいてバッファ制御部１２により順次に読み出されて、マスタライト制御部１４により、転送先デバイス３０における第２アドレス値以降の連続するアドレス領域に対してバースト出力される。 - 特許庁 - In the memory 1, the driving capacity of the I/O buffer 11a outputting the DQ and the driving capacity of the I/O buffer 11b outputting the DQS are varied and controlled independently of each other, so the DQ and DQS can be outputted in the timing where the DQS changes in logic almost in the middle of the data effective period of the DQ.
メモリ１の内部にて、ＤＱを出力するＩ／Ｏバッファ１１ａの駆動能力とＤＱＳを出力するＩ／Ｏバッファ１１ｂの駆動能力をそれぞれ独立に可変制御するため、ＤＱのデータ有効期間の中間付近でＤＱＳの論理が変化するようなタイミングでＤＱとＤＱＳを出力することができる。 - 特許庁 - When a disk 1 in which an identification code for program update and a control program are recorded is inserted into this device, a microcomputer 7 reads the data through an optical pickup 3 and a signal processing circuit 4, and stores the data in a buffer memory 6.
プログラム更新用の識別コードと制御プログラムとが記録されているディスク１が装置に挿入されると、マイクロコンピュータ７は光学式ピックアップ３と信号処理回路４を介してデータを読み出し、バッファメモリ６に格納する。 - 特許庁 - Clip data which are read out of an audio memory 10 are transferred and stored into a ring buffer 12 and the respective clip data are connected by designating a disconnecting address of clip data A and a connecting address of clip data B, and issuing a pointer jump command.
オーディオメモリ１０から読み出したクリップデータをリングバッファ１２に転送して記憶し、クリップデータＡの切断アドレスとクリップデータＢの接続アドレスを指定してポインタジャンプ命令を発行することにより、各クリップデータを接続する。 - 特許庁 - A data transferring part 4 successively executes instruction columns in a program 6, and reads out and multiplexes data d1, d2, d3 and d4 from a buffer memory 3 based on a reading instruction, and outputs interruption j to a CPU 5 based on an interrupting instruction.
データ転送部４は、プログラム６内の命令列を順に実行し、読み出し命令を基にバッファメモリ３からデータｄ１，ｄ２，ｄ３，ｄ４を読み出して多重化し、割り込み命令を基に、ＣＰＵ５に対して割り込みｊを出力する。 - 特許庁 - When such a decision is made at a step S1 that the disk is loaded, the standby state for instructing the start of video recording is considered at a step S2, and video data and audio data are acquired by an input of the instruction for the start of video recording and held in a buffer memory.
ステップＳ１でディスクが装着されたと判定された場合、ステップＳ２で録画開始指示待機状態とされ、録画開始指示の入力により、ビデオデータおよび音声データが取得されてバッファメモリに保持される。 - 特許庁 - When data are HDTV signals, a buffer memory 20 is regarded as two banks, processing data are successively written in the two banks, processing data are read out from the bank in which data are not still written and supplied to a succeeding processing part to perform pipeline processing.
データがＨＤＴＶ信号であった場合には、バッファメモリ２０を２バンクとして、処理データを２つのバンクに順次書き込み、書き込んでいない方のバンクから処理データを読み出し次段の処理部に供給し、パイプライン処理を行う。 - 特許庁 - A stream controller 15 for a data reproducer 1 is controlled by a system controller 21, and the data stream of the DV data transmitted from a storage device is input and a gained DV frame #l is taken into a buffer memory 16 ( a state A to the state B shown in a diagram).
データ再生装置１のストリームコントローラ１５は、システムコントローラ２１に制御され、ストレージデバイスから送られたＤＶデータのデータストリームを入力し、取得したＤＶフレーム＃１をバッファメモリ１６に取り込む（図５；状態Ａ→状態Ｂ）。 - 特許庁 - A data buffer memory 15 is provided with a first storage area to store stream data and a second storage area to store the picture data, and inputs and outputs the stream data between the first storage area and a CPU 10 in a FIFO system.
データバッファメモリ１５は、ストリームデータを記憶する第１の記憶領域と、ピクチャデータを記憶する第２の記憶領域とを有し、第１の記憶領域とＣＰＵ１０との間でＦＩＦＯ方式でストリームデータを入出力する。 - 特許庁 - To reduce costs and to achieve further higher image quality by avoiding the rupture of a decoder input buffer easily without using a memory for storing image data after decoding, regarding a video transmission system using encoding/decoding.
本発明は符号化復号化を用いた映像伝送システムに関し、復号化後の画像データを保存するメモリを使用せず、かつ容易にデコーダ入力バッファの破綻を回避し、コストを削減し、さらに高画質を実現することを目的とする。 - 特許庁 - The capacity of the buffer memory is made to store image data of original comprising a plurality of pages and original read processing in a continuous original skimming-through mode is applied to the original where a DF(Draft Feed means) is continuously operated.
バッファメモリの容量は複数ページの原稿の画像データを格納できる容量として、ＤＦ（原稿搬送手段）を連続的に動作させる連続流し読みモードで原稿流し読みによる原稿読み込み処理を行う。 - 特許庁 - Said conversion means is provided in a frame buffer memory controller 3 and converts RGB24 data of a high-resolution or high-frequency input video signal into YUV422 16-bit data of which the quantity of information is reduced, through color space conversion.
この変換手段は、フレームバッファメモリコントローラ３にあって、高解像度や高周波数の入力映像信号のＲＧＢ２４データを色空間変換により情報量が低減したＹＵＶ４２２の１６ビットデータに変換する。 - 特許庁 - Thereafter, the processing advances to a step S13 through steps S11 and S12, and a thumbnail picture to be rotated is generated and is stored in a buffer memory, and the address values of thumbnail picture pointers SNP(n) are updated, and the thumbnail picture is subjected to rotation processing.
そしてその後、Ｓ１１、Ｓ１２を経てステップＳ１３に進み、回転すべきサムネール画像を作成してバッファメモリに格納すると共にサムネール画像ポインタＳＮＰ（ｎ）のアドレス値を更新し、サムネール画像の回転処理を行う。 - 特許庁 - To avoid transmission delay to the host computer for reporting the command end while reducing the pressure to the remaining capacity in the buffer memory, by taking necessary measures against vibrations detected and causing delay in reading and writing in a storage system.
記憶装置において検出された振動によって読み書きの遅延が発生した場合に、この振動に適切に対処し、バッファメモリの残容量の圧迫を抑止してホストコンピュータへのコマンド終了応答の送信遅延を回避する。 - 特許庁 - Then, a transmission and reception control unit 35, when the request packet is stored in the transmission and reception buffer 34, instructs a transmission processing unit 37 to transmit the response contents stored in the response information memory 36 as a response packet.
そこで、送受信制御部３５は、送受信バッファ３４に要求パケットが記憶されると、応答情報記憶部３６に記憶された応答内容が応答パケットとして送信されるよう、送信処理部３７に指示する。 - 特許庁 - Where a first control unit 10 operates as an active system, and a second control unit 20 operates as a standby system, a controller 14 outputs the data to be transferred to the second control unit 20 to the buffer memory 16 of an FIFO system.
第一の制御ユニット１０がアクティブ系、第二の制御ユニット２０がスタンバイ系として動作する場合、コントローラ１４は、第二の制御ユニット２０へ転送すべきデータをＦＩＦＯ方式のバッファメモリ１６に出力する。 - 特許庁 - To provide an image processing unit that can reduce capacity of a buffer memory used in the case of image forming even when received image data are rotated so as to decrease the size of a printed circuit board thereby reducing the cost.
入力された画像データを回転する場合であっても、画像形成の際に使用するバッファメモリの容量を削減し、基板の縮小化を実現し、コストの低減を図ることができる画像処理装置を提供する。 - 特許庁 - In writing data in a buffer memory 1a, the leading address, the terminal address, and the data size of a written first-in first-out (FIFO) block are written in a corresponding FIFO block register and simultaneously full is set to an empty bit.
バッファメモリ１ａにデータの書き込みを行う時、書き込みを行ったＦＩＦＯブロックの先頭アドレス、終端アドレス、データサイズを対応するＦＩＦＯブロックレジスタに書き込み、同時にＥＭＰＴＹビットにＦＵＬＬを設定する。 - 特許庁 - A decoding part 22 for executing decoding processing of moving image data decodes photographic data A stored in the reception data temporary storage part 36 and stores decoded data into an expanded data temporary storage part 38 of the buffer memory 34 as expanded data.
動画データのデコード処理を実行するデコード部２２は、受信データ一時記憶部３６に記憶されている写真データＡをデコードし、展開済みデータとして、バッファメモリ３４の展開済みデータ一時記憶部３８に記憶させる。 - 特許庁 - When a maker ID or a program ID is correspondent, the radio communication control section 12 then confirms stored contents in the buffer memory 16 and when any serial number is missed, retransmission is requested only for such a block.
そして、メーカＩＤやプログラムＩＤなどが該当する場合、前記無線通信制御部１２が、バッファメモリ１６の記憶内容を確認し、通し番号に欠番が生じている場合にはそのブロックだけ再送信を要求する。 - 特許庁 - By directing an MPX, data which are cumulative values added with random numbers generated from the random number generators of the random number generating system and appended with random number information are stored in a buffer memory 5 and the data are recorded on an optical disk 9.
ＭＰＸに指示して、その乱数発生系統の乱数発生器から発生された乱数が加算された累積値と乱数情報が付加されたデータをバッファメモリ５に蓄積し、そのデータを光ディスク９に記録する。 - 特許庁 - The memory controller determines, upon receipt of a write command from the host system (YES in S3), whether a logical page of a writing destination of user data given from the host system is matched to a logical page of a writing destination of existing data in the buffer (S4).
メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。 - 特許庁 - To provide a data collecting device for writing measurement data into and reading measurement data out of a data storage memory by the ring buffer system, capable of continuing collection of the measurement data and preventing the loss of the written measurement data even when an overrun occurs.
リングバッファ方式でデータ格納メモリに測定データを書き込んで読み出すデータ収集装置において、オーバーランが生じた場合でも、測定データ収集を継続できるとともに、書き込み済の測定データの消失を防ぐ。 - 特許庁 - A facsimile reception device 10 includes a threshold setting means 13 which sets a plurality of kinds of thresholds as a time in which a received packet signal can be stored in a buffer memory 11 in accordance with the length of a time to time-out of the received packet signal.
ファクシミリ受信装置１０は、受信したパケット信号に対するタイムアウトまでの時間の長さに応じてバッファメモリ１１の格納できる時間としての閾値を複数種類に設定する閾値設定手段１３を備えている。 - 特許庁 - To provide a nonvolatile storage device for allowing a host device to obtain a physical state of a nonvolatile memory and alternately write a plurality of files with a small buffer size at a high speed, and to provide the host device and a non-volatile storage system.
ホスト装置が不揮発性メモリの物理的な状態を把握して、少ないバッファサイズで複数のファイルを交互に高速に書き込むことが可能な不揮発性記憶装置、ホスト装置および不揮発性記憶システムを提供する。 - 特許庁 - To provide an information recording method and information recorder capable of recording data so as to be accurately reproduced by utilizing a DVD-R recording area even when an underrun occurs in a buffer memory.
バッファメモリにおいてアンダーランが生じた場合でも、ＤＶＤ−Ｒの記録領域を無駄にすることがなく、且つ再生時に正確に再生することができるようにデータを記録することが可能な情報記録方法及び装置を提供する。 - 特許庁 - In order to guarantee that the data in the cache memory are not old, a signal for showing whether data in a buffer are old or not is supplied periodically or aperiodically from a PCI host bridge to the PCI-PCI bridge.
キャッシュ・メモリ内のデータが古くないことを保証するために、バッファ内に含まれるデータが古いかどうかを示す信号が、周期的にまたは非周期的に、ＰＣＩホスト・ブリッジからＰＣＩ−ＰＣＩブリッジに供給される。 - 特許庁 - The CPU 20 protects still picture data stored in a storage area by inhibiting overwriting of data onto the storage area of the buffer memory designated in response to an operation of a still picture release switch 21B in the case of conducting consecutive shots.
ＣＰＵ２０は、連写撮影時に、静止画レリーズスイッチ２１Ｂの操作に応じて指定されたバッファメモリ２２の記憶エリアに対する上書きを禁止することにより、当該記憶エリアに格納された静止画像データを保護する。 - 特許庁 - Further, when the identification circuit 305 once stores information of a configuration memory number M132 and aborts the packet 330 to produce a free area by D bits in total in the packet buffer 306, when determining that the reconfiguration control packet 330 is the final packet.
また、最終パケットであると判断した場合、コンフィギュレーションメモリ番号Ｍ１３２の情報を一旦蓄積し、当該パケット３３０を破棄することにより、パケットバッファ３０６内に合計Ｄｂｉｔ分の空きを生成する。 - 特許庁 - At the time of restarting the reading operation when the memory buffer becomes free, the CCD line period signal is outputted to an image processing part by the stored phase to match the phase of the CCD line period signal with the driving position of the stepping motor.
その後、メモリバッファが空になり、再び読み出しを開始する際、保持した位相でＣＣＤライン周期信号を画像処理部に出力し、ＣＣＤライン周期信号の位相とステッピングモーター駆動による位置を合わせる。 - 特許庁 - When supply to the optical disk drive 200 and the HDD 300 is completed, the MPU 105 directs the data processor 400 to renew the content of the buffer memory 400A with data newly input from an encoder 103.
光ディスクドライブ２００及びＨＤＤ３００への供給が完了すると、ＭＰＵ１０５は、エンコーダ１０３から新たに入力されてきたデータでバッファメモリ４００Ａの内容を更新するようデータプロセッサ４００に指示する。 - 特許庁 - The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.
２つのプロセッサコアモデルは、エンディアン形式が夫々異なる２つのプロセッサコアと、２つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して２つのプロセッサコアの動作を夫々模擬する。 - 特許庁 - To provide a first-in first-out memory device which can prevent the error data being transferred and reduce buffer amount even when packets vary in data length and are slightly different in speed between their input and output sides.
１パケットのデータ長がパケット毎に変化し入力側と出力側との速度が微妙に異なる場合であっても、エラーデータの転送を防止することができ、バッファ量を低減することができる先入れ先出しメモリ装置を提供する。 - 特許庁 - A DVD buffer control unit 23B converts the data recorded in 64 k-byte array in the recording unit of the flash memory 4 into the data in 32 k-byte array in the recording unit of the DVD and then transfers this data to the DVD drive 5.
ＤＶＤバッファ制御部２３Ｂが、フラッシュメモリ４の記録単位である６４ｋバイト並びで記録されていたデータを、ＤＶＤの記録単位である３２ｋバイト並びにデータを変換してＤＶＤドライブ５に転送する。 - 特許庁 - The electric signals are sent to a record analyzer 53 through an I/O port 52 to be temporarily stored into a memory buffer 53a and undergo a data analysis by an analysis means 53b to display the results on a display means 53d.
この電気信号は入出力ポート５２を介して記録解析装置５３に送られ、記憶バッファ５３ａに一時記憶され、解析手段５３ｂによってデータ解析されて結果が表示手段５３ｄに表示される。 - 特許庁 - In the page buffer and the nonvolatile memory apparatus provided with the same, a plurality of page buffers are divided into a plurality of groups, and a plurality of latches provided at the divided page buffers are driven in order while keeping the prescribed time difference.
ここに開示されたページバッファ及びこれを具備した不揮発性メモリ装置は、複数のページバッファを複数のグループに分割し、分割されたページバッファに具備された複数のラッチを所定の時間差をおいて順に駆動する。 - 特許庁 - Each of the units A, B has an analog front-end circuit 13, a signal processing unit 14, and a buffer memory 15, with the same configuration as 1-head drive, wherein the drive body can be configured only by providing two 1-head units.
各リード／ライトユニットＡ，Ｂは、１ヘッドのドライブと同じ構成のアナログフロントエンド回路１３、信号処理ユニット１４、バッファメモリ１５を有するものであり、１ヘッドのユニットを２つ設けるのみでドライブ本体を構成することができる。 - 特許庁 - The image data is read from the buffer memory 56 by each color and a frame image of each color is indicated on a liquid crystal display panel 24, then R-LED26R, G-LED26G and B-LED26B are sequentially turned on at the background.
バッファメモリ５６から色ごとに画像データを読み出して液晶表示パネル２４に各色のフレーム画像を表示し、その背後でＲ−ＬＥＤ２６Ｒ，Ｇ−ＬＥＤ２６Ｇ，Ｂ−ＬＥＤ２６Ｂを色順次式に点灯させる。 - 特許庁 - Even though transfer data from a host computer 5 are temporarily stored in a data buffer memory 9, a write/read controlling part 8 extracts the transfer data from it and outputs it to a hard disk drive 1 through an HDD inputting and outputting part 10.
ホストコンピュータ５からの転送データはデータバッファメモリ９に一時記憶されるが、書込・読込制御部８はこれから転送データを取り出し、これをＨＤＤ入出力部１０を介してハードディスク装置１に出力する。 - 特許庁 - In this reproducer, a system controller 9 reads U-TOC(user' table of contents) information from a disk 1 and when data relating to group information are recorded in the disk 1, the system controller 9 extracts group information from the data to writes extracted group information in a buffer memory 12.
システムコントローラ９は、ディスク１から、Ｕ−ＴＯＣ情報を読み込み、グループ情報に関するデータが記録されている場合、このデータからグループ情報を抽出し、抽出したグループ情報をバッファメモリ１２に書き込む。 - 特許庁 - While outputting dummy data to a data packing section 58, a mask processing section 60 reads out the detected pattern data from the buffer memory based on a main scanning sync signal Ls_1 for the print out image data and delivers the detected pattern data to the data packing section.
マスク処理部６０は、データパッキング部５８へダミーデータを出力しながら、印刷出力用の画像データに対する主走査同期信号Ｌｓ_1に基づいて、バッファメモリから検出パターンデータを読み出して、データパッキング部へ出力する。 - 特許庁 - A recorder 1 has a serial interface circuit 2 for receiving data from the host, and a DMA request signal generating circuit 5 and a DMA mediation circuit & memory controller 6 for transferring the received data to a receiving buffer.
記録装置１は、ホストからデータを受信するためのシリアルインタフェース回路２と、その受信したデータを受信バッファへ転送するＤＭＡ要求信号発生回路５とＤＭＡ調停回路＆メモリコントローラ６を有している。 - 特許庁 - Audio data obtained from a digital signal processing part 15 are, after writing into a buffer memory 17 from a write-in control part 16a by synchronizing to the processing operation, read out to an audio reproducing circuit 16c at a specified speed and outputted.
デジタル信号処理部１５から得られるオーディオデータを、その処理動作に同期して書き込み制御部１６ａからバッファメモリ１７に書き込んだ後、一定の速度で音声再生回路１６ｃに読み出して出力する。 - 特許庁 - To provide a data transfer controller by which occurrence frequency of interruption to a central processing unit is reduced without restricting the storage capacity of a buffer memory housed in a peripheral module at a transfer destination.
転送先の周辺モジュールに内蔵されたバッファメモリの記憶容量に制約されることなく、中央演算処理装置に対する割り込みの発生回数を低減させることを可能とするデータ転送制御装置を提供すること。 - 特許庁 - The non-volatile solid-state magnetic memory 10 of a field effect transistor structure is manufactured by sequentially forming a buffer layer 2, a recording layer 3 made of a carrier inductive ferromagnetic material and a metal electrode layer 5 via an insulating layer 4 on a substrate 1.
基板１上に、バッファ層２と、キャリア誘起強磁性体からなる記録層３と、絶縁層４を介して金属電極層５を順次に形成して、電界効果型トランジスタ構造の不揮発性固体磁気メモリ１０を作製する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
