「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 .... 64 65 次へ＞- As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.
データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁 - As a circuit to make DMA transfer of print data received by a variety of interfaces of a printer onto a main memory, a buffer sharing DMA circuit 30 is used which does not have buffers to temporarily store data from channels for every channel (buffer sharing DMA circuit 30 in which data from the channels are temporarily stored in buffers 0 to 15).
印刷装置の，各種インタフェースにて受信された印刷データをメインメモリ上にＤＭＡ転送するための回路として、各チャネルからのデータを一時記憶するためのバッファを、チャネル毎に有さないバッファ共有ＤＭＡ回路３０（バッファ０〜１５に、各チャネルからのデータが一時記憶されるバッファ共有ＤＭＡ回路３０）を、用いておく。 - 特許庁 - Since the memory has a buffer area as to a magnifying/reducing direction and a scrolling direction, when a user performs magnifying operations or scrolling operations continuously, a system controller detects the continuity of operations to make the camera start the advance read-in processing of the pertinent map data of the buffer area before the displaying of the display area is started.
画像メモリは拡大／縮小方向及びスクロール方向についてのバッファー領域を有しており、ユーザーが拡大操作又はスクロール操作を連続して行うと、システムコントローラが操作の連続性を検知し、当該表示エリアの表示が始まる前に、前記バッファー領域に該当する地図データの先行読み込み処理を開始する。 - 特許庁 - For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.
例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁 - Image data accumulated in a buffer 22b of a CPU 22 is decoded in a pause period while being intermittently sent to an image memory 24 via a digital bus 28, whereby image data sent from a camera 12 can be accumulated in the buffer 22b of the CPU 22 and decoded at the same time and the time required to receive and decode images from the camera 12 can be reduced.
ＣＰＵ２２のバッファ２２ｂに蓄積した画像データをデジタルバス２８を介して間欠的に画像用メモリ２４へ送る休止時間にデコードを行うことで、カメラ１２から送られる画像データのＣＰＵ２２のバッファ２２ｂへの蓄積と、デコードとを同時に行うことが可能となり、カメラ１２からの画像の取り込みとデコードとの時間を短くすることができる。 - 特許庁 - The data stored in the buffer memory 13 are read by a buffer control part 12 in order according to the 1st address value of the transfer-source device 20 and the 2nd address value of a transfer-destination device 30, and a master write control part 14 outputs them at a burst to the successive address areas of the transfer- destination device 30 following the 2nd address value.
バッファメモリ１３に格納された各データは、転送元デバイス２０における第１アドレス値と転送先デバイス３０における第２アドレス値とに基づいてバッファ制御部１２により順次に読み出されて、マスタライト制御部１４により、転送先デバイス３０における第２アドレス値以降の連続するアドレス領域に対してバースト出力される。 - 特許庁 - In the memory 1, the driving capacity of the I/O buffer 11a outputting the DQ and the driving capacity of the I/O buffer 11b outputting the DQS are varied and controlled independently of each other, so the DQ and DQS can be outputted in the timing where the DQS changes in logic almost in the middle of the data effective period of the DQ.
メモリ１の内部にて、ＤＱを出力するＩ／Ｏバッファ１１ａの駆動能力とＤＱＳを出力するＩ／Ｏバッファ１１ｂの駆動能力をそれぞれ独立に可変制御するため、ＤＱのデータ有効期間の中間付近でＤＱＳの論理が変化するようなタイミングでＤＱとＤＱＳを出力することができる。 - 特許庁 - In writing data in a buffer memory 1a, the leading address, the terminal address, and the data size of a written first-in first-out (FIFO) block are written in a corresponding FIFO block register and simultaneously full is set to an empty bit.
バッファメモリ１ａにデータの書き込みを行う時、書き込みを行ったＦＩＦＯブロックの先頭アドレス、終端アドレス、データサイズを対応するＦＩＦＯブロックレジスタに書き込み、同時にＥＭＰＴＹビットにＦＵＬＬを設定する。 - 特許庁 - To solve problems that circuits such as an address generation circuit and a buffer for selecting an input/output data bus are required and circuit scale increases since frame rate of an input video signal is converted into twice as high as a high speed memory in the conventional manner.
従来は、高速メモリを用いて入力映像信号のフレームレートを２倍に変換しているため、アドレス生成回路や、入出力データバスを選択するバッファ等の回路が必要であり、回路規模が増大する。 - 特許庁 - If the SLM does not include a memory buffer, and if the image is displayed when it is written, all data of the SLM must be deleted after the sub-panel is displayed, and before the next sub-panel is written.
ＳＬＭが記憶バッファを備えていなければおよびイメージがそれが書かれているとき表示されれば、ＳＬＭのすべてのデータはサブパネルが表示された後、そして次のサブパネルが書かれている前に消されなければならない。 - 特許庁 - By directing an MPX, data which are cumulative values added with random numbers generated from the random number generators of the random number generating system and appended with random number information are stored in a buffer memory 5 and the data are recorded on an optical disk 9.
ＭＰＸに指示して、その乱数発生系統の乱数発生器から発生された乱数が加算された累積値と乱数情報が付加されたデータをバッファメモリ５に蓄積し、そのデータを光ディスク９に記録する。 - 特許庁 - A decoding part 22 for executing decoding processing of moving image data decodes photographic data A stored in the reception data temporary storage part 36 and stores decoded data into an expanded data temporary storage part 38 of the buffer memory 34 as expanded data.
動画データのデコード処理を実行するデコード部２２は、受信データ一時記憶部３６に記憶されている写真データＡをデコードし、展開済みデータとして、バッファメモリ３４の展開済みデータ一時記憶部３８に記憶させる。 - 特許庁 - In AV data, for example, look-ahead is emphasized since its look-ahead effectiveness is high because of its continuity, thereby, the cache memory is laid in a state suitable for a buffer-like cache operation based on the continuous read from a storage medium such as disc.
例えばＡＶデータの場合はその連続性により先読みの有効性が高いため先読み重視とし、これによってディスク等の記録媒体からの連続的な読出に基づくバッファ的なキャッシュ動作に適した状態とする。 - 特許庁 - To provide an information recording method and information recorder capable of recording data so as to be accurately reproduced by utilizing a DVD-R recording area even when an underrun occurs in a buffer memory.
バッファメモリにおいてアンダーランが生じた場合でも、ＤＶＤ−Ｒの記録領域を無駄にすることがなく、且つ再生時に正確に再生することができるようにデータを記録することが可能な情報記録方法及び装置を提供する。 - 特許庁 - A recorder 1 has a serial interface circuit 2 for receiving data from the host, and a DMA request signal generating circuit 5 and a DMA mediation circuit & memory controller 6 for transferring the received data to a receiving buffer.
記録装置１は、ホストからデータを受信するためのシリアルインタフェース回路２と、その受信したデータを受信バッファへ転送するＤＭＡ要求信号発生回路５とＤＭＡ調停回路＆メモリコントローラ６を有している。 - 特許庁 - Audio data obtained from a digital signal processing part 15 are, after writing into a buffer memory 17 from a write-in control part 16a by synchronizing to the processing operation, read out to an audio reproducing circuit 16c at a specified speed and outputted.
デジタル信号処理部１５から得られるオーディオデータを、その処理動作に同期して書き込み制御部１６ａからバッファメモリ１７に書き込んだ後、一定の速度で音声再生回路１６ｃに読み出して出力する。 - 特許庁 - To provide a first-in first-out memory device which can prevent the error data being transferred and reduce buffer amount even when packets vary in data length and are slightly different in speed between their input and output sides.
１パケットのデータ長がパケット毎に変化し入力側と出力側との速度が微妙に異なる場合であっても、エラーデータの転送を防止することができ、バッファ量を低減することができる先入れ先出しメモリ装置を提供する。 - 特許庁 - A DVD buffer control unit 23B converts the data recorded in 64 k-byte array in the recording unit of the flash memory 4 into the data in 32 k-byte array in the recording unit of the DVD and then transfers this data to the DVD drive 5.
ＤＶＤバッファ制御部２３Ｂが、フラッシュメモリ４の記録単位である６４ｋバイト並びで記録されていたデータを、ＤＶＤの記録単位である３２ｋバイト並びにデータを変換してＤＶＤドライブ５に転送する。 - 特許庁 - In order to guarantee that the data in the cache memory are not old, a signal for showing whether data in a buffer are old or not is supplied periodically or aperiodically from a PCI host bridge to the PCI-PCI bridge.
キャッシュ・メモリ内のデータが古くないことを保証するために、バッファ内に含まれるデータが古いかどうかを示す信号が、周期的にまたは非周期的に、ＰＣＩホスト・ブリッジからＰＣＩ−ＰＣＩブリッジに供給される。 - 特許庁 - The CPU 20 protects still picture data stored in a storage area by inhibiting overwriting of data onto the storage area of the buffer memory designated in response to an operation of a still picture release switch 21B in the case of conducting consecutive shots.
ＣＰＵ２０は、連写撮影時に、静止画レリーズスイッチ２１Ｂの操作に応じて指定されたバッファメモリ２２の記憶エリアに対する上書きを禁止することにより、当該記憶エリアに格納された静止画像データを保護する。 - 特許庁 - Further, when the identification circuit 305 once stores information of a configuration memory number M132 and aborts the packet 330 to produce a free area by D bits in total in the packet buffer 306, when determining that the reconfiguration control packet 330 is the final packet.
また、最終パケットであると判断した場合、コンフィギュレーションメモリ番号Ｍ１３２の情報を一旦蓄積し、当該パケット３３０を破棄することにより、パケットバッファ３０６内に合計Ｄｂｉｔ分の空きを生成する。 - 特許庁 - At the time of restarting the reading operation when the memory buffer becomes free, the CCD line period signal is outputted to an image processing part by the stored phase to match the phase of the CCD line period signal with the driving position of the stepping motor.
その後、メモリバッファが空になり、再び読み出しを開始する際、保持した位相でＣＣＤライン周期信号を画像処理部に出力し、ＣＣＤライン周期信号の位相とステッピングモーター駆動による位置を合わせる。 - 特許庁 - To provide a data transfer controller by which occurrence frequency of interruption to a central processing unit is reduced without restricting the storage capacity of a buffer memory housed in a peripheral module at a transfer destination.
転送先の周辺モジュールに内蔵されたバッファメモリの記憶容量に制約されることなく、中央演算処理装置に対する割り込みの発生回数を低減させることを可能とするデータ転送制御装置を提供すること。 - 特許庁 - When supply to the optical disk drive 200 and the HDD 300 is completed, the MPU 105 directs the data processor 400 to renew the content of the buffer memory 400A with data newly input from an encoder 103.
光ディスクドライブ２００及びＨＤＤ３００への供給が完了すると、ＭＰＵ１０５は、エンコーダ１０３から新たに入力されてきたデータでバッファメモリ４００Ａの内容を更新するようデータプロセッサ４００に指示する。 - 特許庁 - The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.
２つのプロセッサコアモデルは、エンディアン形式が夫々異なる２つのプロセッサコアと、２つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して２つのプロセッサコアの動作を夫々模擬する。 - 特許庁 - The non-volatile solid-state magnetic memory 10 of a field effect transistor structure is manufactured by sequentially forming a buffer layer 2, a recording layer 3 made of a carrier inductive ferromagnetic material and a metal electrode layer 5 via an insulating layer 4 on a substrate 1.
基板１上に、バッファ層２と、キャリア誘起強磁性体からなる記録層３と、絶縁層４を介して金属電極層５を順次に形成して、電界効果型トランジスタ構造の不揮発性固体磁気メモリ１０を作製する。 - 特許庁 - A buffer management processing part caches data of the data operations upon performance of the data operations from the auxiliary storage device to a memory, and determines whether or not the data as the target of the data operations are present in the cache.
バッファ管理処理部は、前記データ操作を行った際に前記データ操作のデータを前記補助記憶装置から前記メモリ上にキャッシュし前記データ操作の対象となるデータがキャッシュ上に存在するかどうかを判別する。 - 特許庁 - The capacity of the buffer memory is made to store image data of original comprising a plurality of pages and original read processing in a continuous original skimming-through mode is applied to the original where a DF(Draft Feed means) is continuously operated.
バッファメモリの容量は複数ページの原稿の画像データを格納できる容量として、ＤＦ（原稿搬送手段）を連続的に動作させる連続流し読みモードで原稿流し読みによる原稿読み込み処理を行う。 - 特許庁 - Said conversion means is provided in a frame buffer memory controller 3 and converts RGB24 data of a high-resolution or high-frequency input video signal into YUV422 16-bit data of which the quantity of information is reduced, through color space conversion.
この変換手段は、フレームバッファメモリコントローラ３にあって、高解像度や高周波数の入力映像信号のＲＧＢ２４データを色空間変換により情報量が低減したＹＵＶ４２２の１６ビットデータに変換する。 - 特許庁 - Thereafter, the processing advances to a step S13 through steps S11 and S12, and a thumbnail picture to be rotated is generated and is stored in a buffer memory, and the address values of thumbnail picture pointers SNP(n) are updated, and the thumbnail picture is subjected to rotation processing.
そしてその後、Ｓ１１、Ｓ１２を経てステップＳ１３に進み、回転すべきサムネール画像を作成してバッファメモリに格納すると共にサムネール画像ポインタＳＮＰ（ｎ）のアドレス値を更新し、サムネール画像の回転処理を行う。 - 特許庁 - Where a first control unit 10 operates as an active system, and a second control unit 20 operates as a standby system, a controller 14 outputs the data to be transferred to the second control unit 20 to the buffer memory 16 of an FIFO system.
第一の制御ユニット１０がアクティブ系、第二の制御ユニット２０がスタンバイ系として動作する場合、コントローラ１４は、第二の制御ユニット２０へ転送すべきデータをＦＩＦＯ方式のバッファメモリ１６に出力する。 - 特許庁 - To provide an image processing unit that can reduce capacity of a buffer memory used in the case of image forming even when received image data are rotated so as to decrease the size of a printed circuit board thereby reducing the cost.
入力された画像データを回転する場合であっても、画像形成の際に使用するバッファメモリの容量を削減し、基板の縮小化を実現し、コストの低減を図ることができる画像処理装置を提供する。 - 特許庁 - To avoid transmission delay to the host computer for reporting the command end while reducing the pressure to the remaining capacity in the buffer memory, by taking necessary measures against vibrations detected and causing delay in reading and writing in a storage system.
記憶装置において検出された振動によって読み書きの遅延が発生した場合に、この振動に適切に対処し、バッファメモリの残容量の圧迫を抑止してホストコンピュータへのコマンド終了応答の送信遅延を回避する。 - 特許庁 - To prevent the convergence of the common buffer memory of a multiport switch when performing flow control of frame export shut down for a data link layer in a multiport switch in a network system, in which stations are connected by a full duplex link.
全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。 - 特許庁 - After the BTM module for a tracing operation is enabled, the BTM module snoops transaction on mutual connection and collects information included in the transaction to a data block having a size conforming with a writing buffer in the memory controllers.
トレーシング動作のためＢＴＭモジュールがイネーブルされた後、ＢＴＭモジュールは相互接続上のトランザクションをスヌープし、これらのトランザクション内に含まれる情報を、メモリコントローラ内の書き込みバッファに一致する大きさのデータブロックにまとめる。 - 特許庁 - Each second buffer supplies voltage reducing threshold voltage of a transfer transistor and a drive transistor to the first substrate line in accessing a memory cell, and supplies voltage boosting threshold voltage of the transfer transistor and the drive transistor on standby.
各第２バッファは、メモリセルのアクセス時に、第１基板線に転送トランジスタおよび駆動トランジスタの閾値電圧を低くする電圧を供給し、スタンバイ時に、転送トランジスタおよび駆動トランジスタの閾値電圧を高くする電圧を供給する。 - 特許庁 - As for a plurality of blocks constituting a region to be analyzed, out of data corresponding to every other block in the array, data other than data having been stored in the buffer memory 2 and used in the next operations are read.
解析対象となる領域を構成する複数のブロックについてその配列の１つおきのブロックに対応するデータのうち、バッファメモリ２に既に記憶されており次の回の演算において用いるデータ以外のデータを読み込む。 - 特許庁 - The graphics memory 16 contains a plurality of frame buffers 16a and 16b for separating storing a plurality of layers of images including a 3D image, and one Z buffer 16c provided in common for these frame buffers.
グラフィックスメモリ１６は、３Ｄ画像を含む複数層の画像を別々に格納するための複数個のフレームバッファ１６ａ及び１６ｂ、並びにこれらのフレームバッファに対して共通に設けられた一個のＺバッファ１６ｃを具備する。 - 特許庁 - A control circuit 13 erases en bloc data of a non-volatile memory cell selected by a page address signal, successively, performs control that data of one page loaded in the page buffer 2 is written in bloc.
制御回路１３は書き換えモードにおいて、ページアドレス信号により選択された不揮発性メモリセルについて、一括してデータ消去し、引き続きページバッファ２にロードされた１ページ分のデータを一括してデータ書き込みする制御を行う。 - 特許庁 - The memory controller determines, upon receipt of a write command from the host system (YES in S3), whether a logical page of a writing destination of user data given from the host system is matched to a logical page of a writing destination of existing data in the buffer (S4).
メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。 - 特許庁 - To provide a data collecting device for writing measurement data into and reading measurement data out of a data storage memory by the ring buffer system, capable of continuing collection of the measurement data and preventing the loss of the written measurement data even when an overrun occurs.
リングバッファ方式でデータ格納メモリに測定データを書き込んで読み出すデータ収集装置において、オーバーランが生じた場合でも、測定データ収集を継続できるとともに、書き込み済の測定データの消失を防ぐ。 - 特許庁 - A facsimile reception device 10 includes a threshold setting means 13 which sets a plurality of kinds of thresholds as a time in which a received packet signal can be stored in a buffer memory 11 in accordance with the length of a time to time-out of the received packet signal.
ファクシミリ受信装置１０は、受信したパケット信号に対するタイムアウトまでの時間の長さに応じてバッファメモリ１１の格納できる時間としての閾値を複数種類に設定する閾値設定手段１３を備えている。 - 特許庁 - To provide a nonvolatile storage device for allowing a host device to obtain a physical state of a nonvolatile memory and alternately write a plurality of files with a small buffer size at a high speed, and to provide the host device and a non-volatile storage system.
ホスト装置が不揮発性メモリの物理的な状態を把握して、少ないバッファサイズで複数のファイルを交互に高速に書き込むことが可能な不揮発性記憶装置、ホスト装置および不揮発性記憶システムを提供する。 - 特許庁 - A windowing display using deferred drawing commands operates by processing the drawing commands that write to a tile 22 of a frame buffer 30 to form one or more new pixel values stored within a tile memory 40.
遅延描画コマンドを用いるウィンドウ表示は、タイルメモリ４０内に記憶された１つまたは複数の新規のピクセル値を形成するようにフレームバッファ３０のタイル２２に対して書き込む描画コマンドを処理することにより動作する。 - 特許庁 - The cell characteristic inspection circuit 450 is coupled to a sensing line of a page buffer section 420 and outputs a control signal according to a distribution state of the cell using a read-out voltage and a program verifying voltage about a selected memory cell.
頁バッファ部４２０のセンシングラインに連結され、選択したメモリセルに対して読み出し電圧とプログラム検証電圧を用いてセル分布状態による制御信号を出力するセル特性検査回路４５０を有する。 - 特許庁 - It is controlled to read out recording data belonging to different groups from a plurality of columns of the second buffer memory, edit recording data for a plurality of nozzles, and record based on the edited recording data.
そして、前記第２のバッファメモリの前記複数カラムそれぞれから異なるグループに属する記録データを読み出して、前記複数のノズルに対する記録データを編成して、編成された記録データに基づいて記録するよう制御する。 - 特許庁 - The ASIC 102 for image processing is equipped with image processing parts 201-203, buffer memories 204-206 which temporarily store data processed there, and a memory controller 207 which controls writing and reading of data to the memories.
また、画像処理用ＡＳＩＣ１０２は、画像処理部２０１〜２０３と、そこで処理するデータを一時的に記憶するバッファメモリ２０４〜２０６と、このメモリに対するデータの書き込みおよび読み出しを制御するメモリコントローラ２０７を備えている。 - 特許庁 - In the case that it is not stored there, an alternative area wherein the alternative data is recorded is sought to read it, and other alternative data is read from this alternative area and is stored in the buffer memory (steps S106 to S113).
格納されていないときには、その代替データが記録されている代替領域へシークして読み取るとともに、その代替領域内から他の代替データも読み取ってバッファメモリに格納する（ステップＳ１０６〜Ｓ１１３）。 - 特許庁 - To improve the utilization rate of storage areas for respective resources and to shorten a transfer time in the case of transfer from the buffer area of an image (semiconductor) memory for primarily storing input/output images to an HDD for saving compressed data.
入出力画像を一次的に記憶する画像（半導体）メモリのバッファ領域から圧縮データ保存用のＨＤＤへの転送に際し各リソースの記憶領域の利用率の向上、転送時間の短縮化を図る。 - 特許庁 - The DMA controller 15 reads the heading 4 bytes of the TS packet disposed in the buffer of the memory 16 and following 184 bytes of '0' remaining by the TS packet size and outputs them to the HSD output 102.
ＤＭＡ制御部１５は内蔵メモリ１６のバッファに配置されているＴＳパケットの先頭４バイト及び引き続きＴＳパケット・サイズ分残りである１８４バイト分の“０”を読込み、ＨＳＤ出力１０２へ出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
