「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 64 65 次へ＞- The discriminating part 18 extracts a charge meter candidate from the gray multi-level image stored in the buffer 14, and collates it with a comparison parameter in a parameter table stored in a memory 19, and discriminates whether or not it is the charge meter.
判別部１８は、バッファ１４に記憶されているグレイ多値画像から料金計器候補を抽出してメモリ１９に格納されているパラメータテーブルにある比較パラメータと照合し、料金計器であるか否かを判定する。 - 特許庁 - When white balancing is performed in response to an instruction input (control instruction) from a user accepted through an operation unit 121, white balancing is performed on the demosaic-processed three-primary-color data temporarily stored in the buffer memory 1043.
操作部１２１を通じて受け付けたユーザーからの指示入力（調整指示）に応じたホワイトバランス調整を行う場合には、バッファメモリ１０４３に一時記憶したデモザイク処理された３原色データに対してホワイトバランス調整を行う。 - 特許庁 - Data being stored into the buffer memory 30 temporarily is read at each fixed time or at a point of time when a specific amount is stored, and the read data is collectively sent from an interface 40 to a host adaptor as a packet.
バッファメモリ３０に一旦記憶されたデータは、一定時間間隔毎に或いは規定量が記憶された時点で読み出され、その読み出されたデータがパケットとしてまとめてインターフェイス部４０からホストアダプタ部５０へ送信される。 - 特許庁 - Thus, generation of overflow is evaded by suppressing a write rate to a buffer memory means even when time is comparatively taken for the access of the free area parts and when continuous access is made, thereby preventing omission of the recording data.
これによってフリーエリアパーツのアクセスに比較的時間を要したり、アクセスが連続するような場合でも、バッファメモリ手段への書込レートが抑えられるようにしてオーバフローが発生しないようにし、記録データの欠落を防止する。 - 特許庁 - In this error control system, contents 1 are sent to a reception station R, and when a reception discrimination block 6 returns a NAK signal, a packet length control block 2 receives a packet of the contents 1 from a transmission buffer memory 9 to reconfigure the packet.
コンテンツ１を受信局Ｒに送信し、受信判定ブロック６からＮＡＫ信号が返信されたときに、パケット長制御ブロック２は、送信用バッファメモリ９からコンテンツ１のパケットを受け取り、パケットの再構成を行う。 - 特許庁 - Regarding a file having data in buffer memory 4, of the files stored in cache memory 5, this memory management device calculates the communication amount reduced by cache hit in a certain period from the present time to the past and the communication amount generated by a cache mistake, and compares communication sum total amount Gtotal of the sum total of them with a threshold S, thereby determining the existence of a file seldom used as a cache.
キャッシュメモリ５に保存されたファイルの中から、バッファメモリ４にデータを有するファイルについて、現時点から過去の一定期間にキャッシュヒットしたことにより削減された通信量、キャッシュミスしたことによって発生した通信量を算出し、その合計である通信合計量Ｇｔｏｔａｌとしきい値Ｓとを比較することにより、キャッシュとして利用された頻度が少ないファイルの有無を判定する。 - 特許庁 - The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.
本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁 - A test signal RRT for testing the redundant memory cell in the direction of a line, a control signal XF generated by the test signal RRT, a test signal CRT for testing the redundant memory cell in the direction of a column, and a control signal YFD generated by the test signal CRT are provided to an output buffer 100A.
行方向の冗長メモリセルを試験するための試験信号ＲＲＴとこの試験信号ＲＲＴによって生成される制御信号ＸＦ、及び列方向の冗長メモリセルを試験するための試験信号ＣＲＴとこの試験信号ＣＲＴによって生成される制御信号ＹＦＤが、出力バッファ１００Ａに与えられる。 - 特許庁 - To solve the problem that conventionally the complexity in control processing and prolongation of performance processing time result, since circuit scale is expanded for the purpose of holding all idle addresses on a buffer memory in an internal table and it is necessary to extract all the idle addresses, while tracking address link information in the case of deleting an arbitrary queue in the conventional linked list system memory control circuit.
従来のリンクトリスト方式メモリ制御回路では、バッファメモリ上の全ての空きアドレスを内部テーブルに保持するために回路規模の増大をもたらし、また任意のキューを削除する場合にアドレスリンク情報をたどりながら全ての空きアドレスを抽出する必要があり、制御処理の複雑化と実行処理時間の増大をもたらす。 - 特許庁 - The controller has a first data transfer controller 11 which is connected to an external device, a second data transfer controller 12 which is connected to the nonvolatile memory, and a transfer arbiter 13 which controls data transfers to or from the buffer memory responding to transfer requests from the first and the second data transfer controllers.
コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。 - 特許庁 - The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.
基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁 - By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.
ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁 - A BSR (buffer status report) MAC control element generation part 115 generates a BSR MAC control element for reporting to a base station the transmittable data amount that is derived from a transmittable data amount notification inputted from a memory usage amount management part 106 and a transmittable data amount notification inputted from a memory usage amount management part 111.
ＢＳＲ ＭＡＣコントロール・エレメント生成部１１５は、メモリ使用量管理部１０６から入力した送信可能データ量通知と、メモリ使用量管理部１１１から入力した送信可能データ量通知とから求めた送信可能なデータ量を基地局に報告するためのＢＳＲ ＭＡＣ ｃｏｎｔｒｏｌ ｅｌｅｍｅｎｔを生成する。 - 特許庁 - The packet transfer apparatus is provided with a plurality of communication control parts connected to a communication port, a CPU bus commonly connected to each communication control part, a data bus commonly connected to each communication control part, a CPU and a local memory connected to the CPU bus, a buffer memory connected to the data bus, and a bus bridge for connecting the CPU bus and the data bus.
通信ポートに接続された複数の通信制御部と、各通信制御部に共通に接続されたＣＰＵバスおよび各通信制御部に共通に接続されたデータバスと、ＣＰＵバスに接続されたＣＰＵ及びローカルメモリと、データバスに接続されたバッファメモリと、ＣＰＵバスとデータバスとを接続するバスブリッジとを備える。 - 特許庁 - A recording and playback apparatus 10 is provided with a drive part 21 performing writing of data to a disk 1, an audio processing part 22 performing coding to audio data, a buffer memory 23 temporarily storing the audio data transferred from the audio processing part 22 to the drive part 21, a management information memory 24 storing management information and a system controller 25.
記録再生装置１０は、ディスク１にデータの書き込みを行うドライブ部２１と、オーディオデータに対する符号化を行うオーディオ処理部２２と、オーディオ処理部２２からドライブ部２１へ転送されるオーディオデータを一時的に格納するバッファメモリ２３と、管理情報を格納する管理情報メモリ２４と、システムコントローラ２５とを備えている。 - 特許庁 - To prevent causing damage to authentication history data or file systems which may occur at power supply cutoff when performing writing from SRAM as a temporary buffer of the authentication history data in a management section to a CF memory as a nonvolatile memory in an authentication device where an authentication section performing authentication processes and the management section storing authentication history are integrated.
認証処理を実行する認証部と、認証履歴を記憶する管理部とが一体となった認証装置において、管理部における認証履歴のデータの一時バッファであるＳＲＡＭから不揮発性メモリであるＣＦメモリへの書込み時において電力の供給が断たれた場合に発生しうる認証履歴データやファイルシステムの破損を防ぐ。 - 特許庁 - This device is a semiconductor memory consisting of a plurality of memory cells arranged along a row and a column, word lines connected to all rows are pre-charged (standby state) based on specification of a row address externally specified, that is, activation of address buffer output, simultaneously, redundancy discrimination operation and address decoding operation are started in parallel.
本発明の半導体記憶装置は、行及び列に沿って配列された複数のメモリセルからなる半導体記憶装置であり、外部から指定される行アドレスの指定、即ちアドレスバッファ出力の活性化を契機として、全ての行に接続されるワード線をプリチャージ（待機状態）し、同時に冗長判定動作とアドレスデコード動作を並行して開始する。 - 特許庁 - When writing data to a first storage medium is instructed by a host device 13-1, a cache memory managing unit of a primary data storage device 10-1 secures a cache area for storing designated data as write back data and a buffer area for transmitting the designated data to an auxiliary data storage device 10-2 in a first cache memory, and writes the data into each of them.
正データ記憶装置１０-1のキャッシュメモリ管理部は、第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータをライトバックデータとして記憶するためのキャッシュ領域と、指定されたデータを副データ記憶装置１０-2に送信するためのバッファ領域とを第１のキャッシュメモリに確保しそれぞれにデータを書き込む。 - 特許庁 - When picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control section 16, a FIFO memory 34, and a drive pulse generating section 35, laser beam irradiation corresponding to the picture data is performed, and a visible picture is formed on a color change layer 205 of the optical disk 200.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスク２００の変色層２０５に可視画像が形成される - 特許庁 - A recording and playback apparatus 10 is provided with a drive part 21 performing writing of data to a disk 1, an audio processing part 22 performing coding to audio data, a buffer memory 23 temporarily storing the audio data transferred from the audio processing part 22 to the drive part 21, a management information memory 24 storing the management information and a system controller 25.
記録再生装置１０は、ディスク１にデータの書き込みを行うドライブ部２１と、オーディオデータに対する符号化を行うオーディオ処理部２２と、オーディオ処理部２２からドライブ部２１へ転送されるオーディオデータを一時的に格納するバッファメモリ２３と、管理情報を格納する管理情報メモリ２４と、システムコントローラ２５とを備えている。 - 特許庁 - The controller has a first data transfer control section (11) which is connected to an external device, a second data transfer control section (12) which is connected to the nonvolatile memory, and a transfer arbiter (13) which controls data transfers to or from the buffer memory responding to transfer requests from the first and second data transfer control sections.
コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。 - 特許庁 - In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.
シリアルＡＴＡ方式のインターフェース装置において、シリアルＡＴＡバス４を介してホストシステム２に接続されたＳ−ＡＴＡブリッジ１０は、コマンドを格納するシャドーレジスタ１１及びＨＤＣ２０のアクセスが可能なバッファメモリ１２を有する。 - 特許庁 - An extraction part extracts the required data by searching in the range determined by the search range determination part out of an entire range of the ring buffer 23 and copies the extracted required data to the area of the work memory 24 secured by the area securing part.
抽出部は、リングバッファ２３の全範囲のうち検索範囲決定部により決定された範囲を検索して所要のデータを抽出し、この抽出した所要のデータを領域確保部により確保された作業メモリ２４の領域にコピーする。 - 特許庁 - When the channel order is switched due to movement of a recording head 37, switching control is performed at an LUT 160 when image data is transferred from a line memory 156 to a channel buffer 158 in correspondence with the switched arrangement.
記録ヘッド３７の移動によってチャンネル順序が入れ替わった場合に、この入れ替わったときの並びに対応して、ラインメモリ１５６からチャンネルバッファ１５８への画像データの転送時にＬＵＴ１６０において入れ替え制御を行うようにした。 - 特許庁 - The part 151 fetches the DMA processing information of a user terminal to which a buffer memory becoming empty this time is attached from the DMA management table in response to transmission completion from a transmission managing/controlling part and adds the DMA processing information to a DMA standby queue.
ＤＭＡ管理部は、送出管理／制御部からの送出完了に応答して、今回空になったバッファメモリが割り当てられているユーザ端末のＤＭＡ処理情報をＤＭＡ管理テーブルから取り出して、ＤＭＡ待ちキューに追加する。 - 特許庁 - Data incoming through a network in power saving mode is stored in the buffer 34 being used exclusively for communication and image processing buffers 42A and 42B, and DMA transferred to the main memory 24 and processed when a transition is made from power saving mode to normal mode.
省電力モードでは、ネットワークを介して到来したデータは、通信専用バッファ３４、画像処理用バッファ４２Ａ，４２Ｂに格納されて、後に省電力モードから通常モードに移行した時に、メインメモリ２４にＤＭＡ転送されて処理される。 - 特許庁 - At the same time, the vehicle data recorder 200 performs a diagnostic communication with the initialized on-vehicle electronic control device 111A via a diagnostic communication bus 105 and stores the control information and specific information by the diagnostic communication in a ring buffer memory 201.
同時に車両データレコーダ２００は、初期設定された車載電子制御装置１１１Ａと診断通信バス１０５を介して診断通信を行っており、制御情報と診断通信による固有情報とをリングバッファメモリ２０１に記憶する。 - 特許庁 - Further, the memory controller includes a comparator 4 for comparing the data values stored in the at least two FIFO buffer parts and a control circuit 3 for controlling the delay time of the data strobe signals by using the delay circuit 3 on the basis of the compared result 10 of the comparator 4.
更に、少なくとも２つのＦＩＦＯバッファ部に格納されたデータ値を比較する比較器４と、比較器４の比較結果１０に基づき、遅延回路３を用いてデータストローブ信号の遅延時間を制御する制御回路３を有する。 - 特許庁 - To solve the problem that when one-image data are needed for rotation processing, an input buffer for reading in image data by one image or nearly one image is needed and then a memory with enormous capacity is eventually needed.
回転処理に１枚分の画像データが必要であると、出力バッファのライン数に関わらず、画像データを１枚分またはほぼ１枚分読み込むための入力バッファが必要となり、結果的に、膨大な容量のメモリが必要になる。 - 特許庁 - Therefore, when the data is sent from the server 13 to the cellular phone 12, the data are successively sent according to data playback timing by the cellular phone 12, thereby regulating a memory of the data to a buffer of the cellular phone 12.
このため、サーバー１３から携帯電話１２にデータを送信する際に、当該携帯電話１２によるデータの再生タイミングに合わせて当該データが順次送信されることになり、これによって、携帯電話１２のバッファへのデータの記憶が規制される。 - 特許庁 - When the character is not modified the font manager 8 applies the memory destination of character image data to the imaging manager 9 and the imaging manager 9 reads the character image data from the CG-ROM 6 directly to form printing image data to store the same in the image buffer 5.
文字修飾を行わない場合、フォントマネージャ８は文字イメージデータの記憶先アドレス等をイメージングマネージャ９に通知し、イメージングマネージャ９は、直接CG-ROM６から文字イメージデータを読み出して印刷用イメージデータを生成し、イメージバッファ５に格納する。 - 特許庁 - To provide a CMOS output buffer circuit which outputs a constant output current in spite of a variation of a supply voltage and prevents a malfunction of a semiconductor memory device by supplying a stable supply current.
本発明は、電源電圧の変化に関らず一定の出力電流を出力することを可能とし、安定した電源電流を供給して半導体メモリ装置の誤動作を防止するＣＭＯＳ出力バッファ回路を提供することを課題とする。 - 特許庁 - The latest value is reflected on the memory update information by informing an MPU 11 of address values Ae corresponding to the sequential numbers Se by retrieving the retransmission buffer 132 (16) and making the MPU 11 perform read and write the values in the active node 10.
現用ノード１０では再送バッファ１３２を検索してシーケンシャル番号Ｓｅに対応するアドレス値ＡｅをＭＰＵ１１に通知し（１６）、そのリード及びライトを行わせる（１７）ことにより、最新の値をメモリ更新情報に反映させる。 - 特許庁 - An OFDM demodulator 1 uses an input buffer memory 21 in an FFT arithmetic circuit 8 and delays a signal outputted from a fc correction circuit 7, in the case of calculating an FFT window for the first OFDM symbol.
ＯＦＤＭ復調装置１では、最初のＯＦＤＭシンボルに対するＦＦＴウィンドウを算出する場合には、ＦＦＴ演算回路８内の入力バッファメモリ２１を用いて、ｆｃ補正回路７から出力された信号を遅延させる。 - 特許庁 - A 0 deletion and flag detection section 21 reads data stored in an input queue storage section 21b to a buffer memory 21c in the unit of 8 bits, searches a 0 deletion and flag detection table 21e to carry out flag detection and 0 deletion processings.
０削除及びフラグ検出部２１では、入力キュー記憶部２１ｂに記憶されたデータを８ビット単位でバッファメモリ２１c に読み込み、０削除及びフラグ検出テーブル２１ｅを検索して、フラグ検出及び０削除処理を行う。 - 特許庁 - The PCI interface 3 writes the received data in a receiving buffer in the memory 10 secured as a writable area under the control of a host CPU 8 of the CPU card (B) through a local bus 1 and a host-local bus bridge 9.
ＰＣＩインタフェース３は、この受信したデータを、ローカルバス１、ホスト−ローカルバスブリッジ９とを介して、ＣＰＵカード（Ｂ）におけるホストＣＰＵ８の管理の下で書き込み可能な領域として確保しているメモリ１０上の受信バッファに書き込む。 - 特許庁 - Thus, the frequency of the read clock is changed with the unread data amount in the buffer memory 15 so as to keep the unread data amount nearly constant thereby coping with a very small frequency difference between the transmitter side and the receiver side.
したがって、バッファメモリ１５における未読データ量に応じて読出しクロックの周波数が変化し、該未読データ量を略一定に維持することができ、送信側と受信側との微妙なクロック周波数の差に対応することができる。 - 特許庁 - A memory control part 23 performs control so that when a packet header detection part 21 detects the packet header of one packet without any error, the payload of the packet separated by a payload separation part 22 is stored in buffer memories 24, 25, and 26.
あるパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、ペイロード分離部２２により分離された当該パケットのペイロードがバッファメモリ２４，２５，２６に格納されるように、メモリ制御部２３が制御する。 - 特許庁 - To provide a transmitter-receiver and a method which do not need a large buffer memory and do not have to attach or eliminate a channel identification number to a frame in the case of multiplexing the transmission signal of gigabit Ethernet and transmitting/receiving the transmission signal.
ギガビットイーサネットの伝送信号を多重化して送受信する際に、大きなバッファメモリを必要とせず、フレームにチャンネル識別番号を付加または除去する処理を必要としない送受信装置および方法を提供することにある。 - 特許庁 - The frame buffer controller 105, the memory address generator 107 and a display data controller 108 operate the attribute value of an image positioned on a display position by operation using the parameter to compose a display image plane, and output display data.
フレームバッファコントローラ１０５、メモリアドレスジェネレータ１０７および表示データコントローラ１０８は、前記パラメータを用いた演算により当該表示位置に位置する画像の属性値を演算して表示用画面を構成し、表示データを出力する。 - 特許庁 - To provide a page buffer of a flash memory device capable of reducing program time, reducing the area of the device by omitting a data transmission circuit required for a data transmission process and lowering power consumption, and its program operation control method.
プログラム時間を減らすことができ、データ伝送過程に必要なデータ伝送回路を省略して素子の面積を減らすことができるうえ、消費電力を低めることができる、フラッシュメモリ素子のページバッファおよびそのプログラム動作制御方法の提供。 - 特許庁 - To reduce a data transfer amount between a buffer memory which stores compressed data of an image and a device which performs processing to a portion of the compressed data, and to perform flexible encoding when the compressed data are obtained.
画像の圧縮データを格納したバッファメモリと、上記圧縮データの一部に対して加工処理を施す装置間とのデータ転送量を減らすことができると共に、上記圧縮データを得る際に柔軟な符号化を行うことができる。 - 特許庁 - When a rectangular region in window definition information indicates a part of plane memory, a controller of an integrated circuit renders decoded graphics data stored in an object buffer inside the rectangular region and does not render them outside the rectangular region.
集積回路のコントローラは、ウィンドゥ定義情報における矩形領域がプレーンメモリの一部を示す場合には、オブジェクトバッファに記憶されているデコードされたグラフィクスデータを前記矩形領域内で描画処理し、前記矩形領域外では描画処理しない。 - 特許庁 - An abnormal pixel detecting part 25 previously reads an original in an original absence state without feeding the original, detects the abnormal pixel two-dimentionally based on the image data stored in a buffer memory 26, identifies the boundary of dust, etc., and detects a proper correction range.
異常画素検出部２５は原稿を搬送せずにあらかじめ無原稿状態で読み取りバッファメモリ２６に格納された画像データから異常画素の検出を平面的に行い、ゴミ等の境界を識別し適切な補正範囲を検出する。 - 特許庁 - To easily execute an image compositing process regardless of the capacity of a data buffer even if two images of superhigh accuracy are processed to each other when the images are composited between the image files of very large capacities compared with a system mounted memory.
システムの実装メモリに比べて非常に大きい画像ファイル同士で画像合成を行う場合、特に超高精細画像同士での画像処理を行う場合にも、データバッファの大きさに関わらず画像合成処理を容易に実行可能とする。 - 特許庁 - At the time of operation of a communication control system, a control unit 13 stores data received at a reception buffer 14a in a main memory 14c by way of a modem 20 and a comb port 1 from a terminal 30 on a preset communication condition with a prescribed timing.
本発明の通信制御システムの動作時に、制御ユニット１３は、予め設定した通信条件で、端末３０からモデム２０とコムポート１を介して受信バッファ１４ａに受信したデータを所定のタイミングでメインメモリ１４ｃに格納する。 - 特許庁 - Therefore, when data recorded in a disk in which the defective discrimination information is recorded are reproduced, it is possible to prevent the data in the defective packet from being stored in buffer memory based on the fact that the defective discrimination information is detected.
したがって、欠陥識別情報が記録されたディスクに記録されているデータの再生を行う場合は、欠陥識別情報が検出されたことに基づいて、欠陥パケットのデータをバッファメモリに格納させないようにすることができるようになる。 - 特許庁 - The image compressing part 56 switches the scanning order of pixels to be read from the buffer memory 46 based on the notification, and reads and compresses the image data in the switched scanning order, and stores the compressed image data into a data storage part 57.
画像圧縮部５６は上記通知に基づいてバッファメモリ４６から読み出す画素の走査順序を切り替え、その切り替えた走査順序で画像データを読み出しながら圧縮し、圧縮した画像データをデータ記憶部５７に格納する。 - 特許庁 - Signals are measured at given sampling rates, measured values by the measurements are stored in a buffer memory, and medians of the stored measured values are formed to produce average signal values at time intervals relatively slower than the sampling rates.
所定のサンプリング速度により信号を測定し、測定された測定値をバッファメモリに格納し、格納された測定値の中央値を、サンプリング速度を基準にして比較的緩慢な時間間隔において平均信号値を得るために形成する。 - 特許庁 - In receiving a data transmission request from the CPU 21 of a portable digital audio layer 20, the CPU 12 reads the predetermined portion of digital data stored in the buffer area of the memory 14 to send the same to the portable digital audio player 20 via a DIT 16.
ＣＰＵ１２は、ポータブルデジタルオーディオプレーヤ２０のＣＰＵ２１からデータ送信要求を受信すると、メモリ１４のバッファ領域に蓄積されているデジタルデータの所定分を読み出して、ＤＩＴ１６を介してポータブルデジタルオーディオプレーヤ２０へ送る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
