「buffer memory」を含む例文一覧(3203)
＜前へ 1 2 .... 48 49 50 51 52 53 54 55 56 .... 64 65 次へ＞- Correction of a bit error corresponding to data stored in each area in the buffer memory is performed based on the syndrome stored in the queue area corresponding to the area in which the data is stored.
そして、バッファメモリ内のそれぞれの領域に保持されているデータに対するビットエラーの訂正は、そのデータが保持されている領域に対応するキュー領域に保持されているシンドロームに基づいて行われる。 - 特許庁 - To make the throughput of a data packet to be transmitted satisfactory by effectively utilizing buffer memory capacity for temporarily storing packet data having priority.
本発明の目的は、優先度を有するパケットデータを一時記憶するバッファメモリ容量を有効に利用し、送信するデータパケットのスループットを良好にするパケットデータ送信方法およびパケットデータ送信装置を提供することである。 - 特許庁 - The image is once stored in a frame buffer memory 337 and thereafter is magnified at magnification ratio of 1.6 times by a magnifying section 339, and distributed to the ornament pattern display 16 and a scaler 342 by a distributor 343.
この画像は、フレームバッファメモリ３３７に一旦格納された後に、拡大部３３９により拡大率１．６倍で拡大処理され、分配器３４３により装飾図柄表示装置１６とスケーラ３４２に振り分けられる。 - 特許庁 - To provide an image display system and a control system of the same in which an occurrence of a display failure is suppressed by writing control using a panel writing control signal and in which a storage capacity of a buffer memory is reduced.
パネル書き込み制御信号を用いた書き込み制御により、表示不良の発生を抑止すると共に、バッファメモリのメモリ容量を小さくできる画像表示システム及びその制御方法を提供する。 - 特許庁 - A rearranging part 7a sequentially reads the instruction codes of the program stored in the nonvolatile semiconductor memory 8, and rearranges the instruction codes rearranged in compiling, into normal order and stores them in an instruction buffer 7b.
並べ替え部７ａは、不揮発性半導体メモリ８に格納されたプログラムの命令コードを順番に読み出し、コンパイル時に並び替えられた命令コードを正常な順番に並び替えてインストラクションバッファ７ｂに格納する。 - 特許庁 - In a television 1, an image data reception part 26 receives photographic data transmitted in accordance with IrSS protocols and stores them into a reception data temporary storage part 36 of a buffer memory 34 for moving image data storage.
テレビ１において、画像データ受信部２６が、ＩｒＳＳプロトコルにしたがって送信される写真データを受信し、動画データ保存用のバッファメモリ３４における、受信データ一時記憶部３６に保存する。 - 特許庁 - A program loading circuit is provided with a CPU1, a program 1 storage area 21, a program 2 storage area 22, a memory 2 having a program N storage area 23, a buffer 3, and a DSP 4 including a program RAM41 and a register 42.
プログラムロード回路は、ＣＰＵ１、プログラム１格納領域２１、プログラム２格納領域２２、プログラムＮ格納領域２３を有するメモリ２、バッファ３、プログラムＲＡＭ４１及びレジスタ４２を有するＤＳＰ４を備える。 - 特許庁 - The moving image contents are recorded/reproduced on the optical disk 11, and then an optimal buffer memory capacity is obtained and registered for the optical disk 11, and applied next time when the optical disk 11 is used.
また、光ディスク１１に対して動画コンテンツを記録再生した後、当該光ディスク１１に対する最適なバッファメモリ容量を求めて登録しておき、次回当該光ディスク１１を使用するときに適用する。 - 特許庁 - Detection signals of various sensors 58, an output signal to a working member 57 and error detection results are stored, in time series, in the ring buffer 73 of an RAM 55 according to a memory control program every time when a variation takes place.
記憶制御プログラムによってＲＡＭ５５のリングバッファ７３に、各種センサ５８の検知信号と作動部材５７への出力信号およびエラー検知結果を、変化があるごとに時系列的に記憶させる。 - 特許庁 - At the time of read-out, data of an address specified by a column address decoder 30 out of data outputted from an error corrector 6 is outputted to a data output buffer 2, simultaneously, data after correction is written in a memory cell array 5 again.
データ読み出し時には、エラーコレクタ６から出力されるデータのうち、列アドレスデコーダ５０で指定されるアドレスのデータをデータアウトプットバッファ２へ出力し、同時に、訂正後のデータを再びメモリセルアレイ５へ書き込む。 - 特許庁 - To improve the reproduction quality of reproduced data when recording and reproduction are performed simultaneously by a data stream recorder/ reproducer by using a buffer memory efficiently and reducing the load of transferring reproduced data from a recording medium.
データストリーム記録再生装置において記録と再生を同時に行うときに、バッファメモリを効率的に使用し、記憶媒体からの再生データ転送の負荷を低減し、再生データの再生品質を改善する。 - 特許庁 - To provide an audio decoder that can reproduce audio data with high sound quality without sound interruption or the like by allowing a buffer memory not to cause underflow even on the occurrence of a missing PES packet due to deterioration depending on a state of a transmission channel.
伝送路状態の劣化によりＰＥＳパケットに欠落が発生しても、バッファメモリにおいてアンダーフローが生じないようにし、これにより音切れ等のない高品質のオーディオ再生を行えるようにする。 - 特許庁 - Command data generated by a host computer 2 are transferred to an image plotting device 1 and plotting commands required for an image displaying are held on a local buffer memory 4 provided in the device 1 in a command data form.
ホストコンピュータ２で生成されたコマンドデータを画像描画装置１に転送し、画像描画装置１内に設けられたローカルバッファメモリ４上には画像表示に必要な描画命令をコマンドデータ形式で持っている。 - 特許庁 - To realize a sound recording and simultaneous monitoring function without using high-speed circuit elements by providing a buffer circuit whose processing speed is high in a digital audio signal recording and reproducing device in which a nonvolatile memory is made to be a recording medium.
不揮発性メモリを記録媒体としたデジタルオーディオ信号記録再生装置において、処理速度の速いバッファ回路を備えることにより、高速の回路素子を用いることなく録音同時モニタ機能を実現する。 - 特許庁 - A protocol controller 50 analyzes the command written in the command buffer 52 to determine whether the receiving mode is FIX mode or UNFIX mode, and writes the corresponding status (device ID, unique ID, mode, etc.), in a status memory 54.
プロトコルコントローラ５０は、コマンドバッファ５２に書き込まれたコマンドを解析して、受信モードがＦＩＸモードかＵＮＦＩＸモードかを判断し、ステータスメモリ５４に対応するステータス（デバイスＩＤ、ユニークＩＤ、モード等）を書き込む。 - 特許庁 - The CPU 110 performs image processing such as compression processing of imaged data temporarily obtained in the buffer memory 111, starts processing for storing the imaged data subjected to the image processing in the recording memory 113 in response to the end of the compression processing, or the like, and generates a start signal to be given to the camera module 101.
ＣＰＵ１１０は、一時的にバッファメモリ１１１に取り込まれた撮像データに対して、圧縮処理等の画像処理を行い、画像処理の終了に応答して、画像処理された撮像データを記録用メモリ１１３に記憶する処理を開始すると共に、カメラモジュール１０１に与える起動信号を生成する。 - 特許庁 - A driving circuit integrated type active matrix display device is equipped with a display panel, a controller IC 102 having a display memory 111, an output buffer 12 reading data out of the display memory and outputting them to a display panel part, and a controller 113 communicating with a host device and performing control.
駆動回路一体型のアクティブマトリクス型表示装置において、表示パネル部の外に、表示メモリ１１１と、表示メモリからデータを読み出し表示パネル部へ出力する出力バッファ１１２と、上位装置との通信並びに制御を司るコントローラ１１３と、を有するコントローラＩＣ１０２を備える。 - 特許庁 - Moreover, even when retries are repeated in the frequency of a certain extent and the amount of stored data in the buffer memory becomes small, it is made possible to avoid the data from being interrupted in the writing and the connecting of data by forcibly writing data in the memory while changing the comparison condition to a loose condition and by deciding the data as effective data.
また、或る程度の回数にわたってリトライが繰り返されてバッファメモリにおけるデータの蓄積量が少なくなったとしても、比較条件を緩いものに変更して強制的に書き込み及び有効データとしての確定を行って、データの書き繋ぎが途切れることを回避するようにもされる。 - 特許庁 - On the other hand, when picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a drive pulse generating part 35, a laser beam corresponding to the picture data is irradiated, and a visible picture is formed on the thermosensitive plane of the optical disk D.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁 - To reduce the load on a CPU, detect and correct the error using hardware in a tone generator, and replace the page undergoing the error by a new page, in a tone generation apparatus in which waveform data is stored in an NAND flash memory and is read out to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵの負荷を軽減し、エラー検出と訂正を楽音生成部内のハードウェアを利用して実現し、またエラーが発生したページを新たなページで代替できるようにする。 - 特許庁 - The format converting part converts the data format of the fail data so that the fail data of a plurality of addresses in one IO of the DUT is stored on one address in the buffer memory, from the data format in which the fail data of one address in each IO of the DUT is stored on one address in the fail memory.
フォーマット変換部は、フェイルメモリにおける１つのアドレス上に、ＤＵＴの各ＩＯにおける１アドレス分のフェイルデータが格納されているデータフォーマットから、バッファメモリにおける１つのアドレス上に、ＤＵＴの１つのＩＯにおける複数アドレス分のフェイルデータが格納されるようにフェイルデータのデータフォーマットを変更する。 - 特許庁 - A nonvolatile memory storing data stored in the buffer by the write command is provided, data stored temporarily in the nonvolatile memory is moved by the prescribed judgement criterion to a tape write position where the data is to be written so that movement distance which the tape travels for the head becomes the minimum, and thus write is executed.
前記書込み命令により前記バッファ内に保管されたデータを保管する不揮発性メモリを設け、ヘッドに対する前記テープの走行する移動距離が最小になるように所定の判断基準で、前記不揮発性メモリに一時保管されたデータを移動して書込むべきテープ書込み位置に移動して書込みを実行する。 - 特許庁 - To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.
不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁 - In this nonvolatile semiconductor memory device, voltage of an odd number (or even number) sense node out of sense nodes of a page buffer is varied according to a state of a corresponding memory cell during a first sense period, while voltage of an even number (or odd number) sense node is fixed at a predetermined voltage.
本発明の不揮発性半導体メモリ装置によると、ページバッファの感知ノードのうちの奇数（又は偶数）感知ノードの電圧は、第１感知区間の間、対応するメモリセルの状態によって変わる一方、偶数（又は奇数）感知ノードの電圧は、第１感知区間の間、特定電圧に固定される。 - 特許庁 - The apparatus is provided with a plurality of memory cells in which data is written in accordance with write-in data stored in a page buffer and a program loop accumulation counter 33 cumulatively storing the number of program loops required for writing data in a plurality of memory cells, and outputs the number of program loops cumulatively-stored in the program loop accumulation counter 33.
ページバッファに記憶された書き込みデータに応じて、データが書き込まれる複数のメモリセルと、複数のメモリセルへのデータ書き込みに要したプログラムループ回数を累積記憶するプログラムループ累積カウンタ３３と、を具備し、プログラムループ累積カウンタ３３に累積記憶されたプログラムループ回数を出力することを特徴とする。 - 特許庁 - If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.
フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁 - Before a bit map image bit map developed to a band memory secured on a work buffer memory 105 of a RAM part is transferred to a recording part 110 for recording the bit map image, a video signal control circuit 111 transmits the number of offset lines which become white parts in the band and the number of lines to be printed to a controller in the recording part 110.
ビデオ信号制御回路１１１がＲＡＭ部のワークバッファメモリ１０５上に確保されるバンドメモリにビットマップ展開されるビットマップイメージの記録部１１０への転送前に、該バンド中で白地となるオフセットライン数と印刷されるライン数を記録部１１０内のコントローラにあらかじめ送信する構成を特徴とする。 - 特許庁 - A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.
プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁 - The semiconductor memory device includes a buffer section which generates a wordline drive signal for enabling the wordline of a memory cell in response to a row address signal and a driver section which generates a wordline reset signal for disabling the wordline in response to the row address signal, a mode register wordline signal and a refresh wordline signal.
本発明の半導体メモリ装置は、ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、ロウアドレス信号、モードレジスタワードライン信号及びリフレッシュワードライン信号に応答してワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部とを含む。 - 特許庁 - The system is provided with a buffer memory 14 for temporarily storing the image data inputted from the device 17, an affine transformation circuit 13 performing affine transformation processing of the image data of the memory 14, a compression circuit 12 performing compression processing of the image data after the affine transformation and an image bus 5 transmitting compressed data.
イメージ入力機器１７から入力したイメージデータを一時格納するバッファメモリ１４と、このバッファメモリ１４のイメージデータをアフィン変換処理するアフィン変換回路１３と、アフィン変換後のイメージデータを圧縮処理する圧縮回路１２と、圧縮データを伝送するイメージバス５とを具備する。 - 特許庁 - To provide an image processor which is configured so as to develop compressed image data in a page buffer memory to synthesize and output the image data and allows memory capacity to be reduced more than in the conventional image processor for segmenting expanded image data after once developing the image data to synthesize and output the image data.
圧縮した画像データをページバッファメモリで展開して合成出力するように構成された画像処理装置であって、伸張した画像データを一旦展開してから切り出しを行って画像データを合成出力する従来の画像処理装置よりもメモリ容量を削減できるようにする。 - 特許庁 - When image data is supplied from the host PC 110, the image data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a driving pulse generation part 35, and laser light is radiated in accordance with the image data to form a visible image on the thermosensitive face of the optical disk D.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁 - In a storage device, a write-back processing part 45 secures a parity buffer region 52 on a cache memory 28 to generate new parity at the occurrence of a write-back request of writing back new data on the cache memory 28 in a disk device taking redundant configuration of the RAID 5, and then writes new data and new parity in a corresponding disk device.
ライトバック処理部４５は、キャッシュメモリ２８上の新データをＲＡＩＤ５の冗長構成をとるディスク装置に書戻す書戻し要求発生時に、キャッシュメモリ２８上にパリティバッファ領域５２を確保して新パリティを生成した後に、新データ及び新パリティを対応するディスク装置に書き込む。 - 特許庁 - A CD player 1 reads one frame data to put in an internal memory 8a of an audio DSP 8 when the audio DSP 8 decodes encoded audio data, and the audio decoder 8 repeatedly decodes the data in the internal memory 8a until the decoded data can be written into an output buffer 9.
ＣＤプレーヤ１において、オーディオＤＳＰ８が符号化された音声データを復号する際に、１フレーム分のデータをオーディオＤＳＰ８内の内蔵メモリ８ａに読み込み、そのデータをデコードした後に、出力バッファ９に書き出すようになるまでは、オーディオデコーダ８は内蔵メモリ８ａのデータを繰り返しデコードする。 - 特許庁 - In an input buffer memory section, signals used for processing of the corresponded areas are written in memory devices 102-0, 102-2, 102-4 and 102-6 corresponding to the areas, and signals used in two areas adjacent to the vicinity of an area-dividing boundary are written in storage devices 102-1, 102-3 and 102-5 corresponding to the other area-dividing boundary.
入力バッファ記憶部において、領域対応の記憶装置102_0,102_2,102_4,102_6には対応領域の処理のみに使用する信号が書き込まれ、それ以外の領域境界分割に対応した記憶装置102_1,102_3,102_5には対応した領域分割境界近傍の隣接２領域で使用される信号が書き込まれる。 - 特許庁 - When a release switch 12 is depressed from a power turned-off state, a program about a basic operation is read from a ROM 7 and developed in the program storage memory 6A of a buffer memory 6 to start a high-speed start snapshot mode, and a zoom lens 18 performs zoom driving (to wide side) and focus driving (to pan focus side) to make a photographic preparation.
電源ＯＦＦ状態からレリーズスイッチ１２が押下されると、ＲＯＭ７から基本動作に関わるプログラムが読み出され、バッファメモリ６のプログラム格納メモリ６Ａに展開され高速起動速射モードに入り、ズームレンズ１８はズーム駆動（ワイド側へ）、フォーカス駆動（パンフォーカス側へ）が行われ撮影準備をする。 - 特許庁 - The method and device are especially suitable to be used in the computer graphic system (400) including one or more areas of a memory such as a frame buffer, and the memory areas are organized in a rectangular form as storage areas which are continuous but are not sequential address designable in the 1st storage area (450) of the system (400).
方法及び装置は、フレームバッファのようなメモリの1つ以上の領域を含むコンピュータグラフィックシステム(400)における使用に特に適合し、そのメモリの領域は、グラフィックシステム(400)の第一の記憶領域(450)内で連続しているが順次アドレス指定可能でない記憶場所として矩形状の態様で編成されている。 - 特許庁 - Afterward, the destination information in the temporary memory is transmitted, the SCU is communicably connected by a network control unit 6 to a facsimile device of the destination, and transmitted by fax to the facsimile device of the destination by putting the image data in the transmission buffer memory 3 through an encoding decoding part 4, a modem 5, and the network control unit 6.
その後、一時メモリ内の送信先情報を発信して、網制御部６によって送信先のファクシミリ装置と通信可能に接続し、送信用バッファメモリ３内の画像データを符号化復号化部４，モデム５，網制御部６を通すことにより、送信先のファクシミリ装置へＦＡＸ送信する。 - 特許庁 - To provide a bus connecting device capable of securing a real-time property of a predetermined processing by control means while reducing a buffer memory mounted on the control means in a configuration where a plurality of control means connected to a second bus accesses a memory connected to a first bus; and to provide an image processor having the same.
第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供すること。 - 特許庁 - To provide a data communication system whereby the continuity of data can be warranted without switching data transfer path so as to eliminate the need for discarding all of transferred data files even on the occurrence of a fault in a data transfer path between a buffer memory and a main memory of a peripheral apparatus in data communication or the like between a PC and its peripheral apparatus.
ＰＣとその周辺装置間のデータ通信などにおいて、バッファメモリ・周辺装置側メインメモリ間のデータ転送経路に異常が生じても、その転送経路を切り換えずにデータの連続性を保証できるようにして転送済みデータファイルをすべて破棄しなくて済むデータ通信システムを提供する。 - 特許庁 - In a buffer memory 125 having a same structure as that of an image memory 16, a plurality of inclination detecting filters 126 for storing inclination coefficients indicating the relative inclinations of a pixel drawing area group wherein pixel values are connected in a prescribed direction and a plurality of smoothing filters 127 for storing smoothing coefficients corresponding to each inclination are prepared.
画像メモリ１６と同一構造のバッファメモリ１２５において所定方向に画素値が繋がる画素描画領域群の相対的な傾きを表す傾き係数が格納されている複数の傾き検出フィルタ１２６と、各傾きに応じた平滑化係数を格納した複数の平滑化フィルタ１２７を用意しておく。 - 特許庁 - In a free space chain memory 1-1 for managing the free space of the buffer memory, when a new free space of an address #X is generated to a free space chain with an address #N stored as the head of a free space, the address #X of the new free space is added before the head #N of the free space chain.
バッファメモリの空き領域を管理する空き領域チェーンメモリ１−１にアドレス＃Ｎが空き領域の先頭として格納されている空き領域チェーンに対して、新たにアドレス＃Ｘの空き領域が生じた場合、該空き領域チェーンの先頭＃Ｎの前部に、新たに生じた空き領域のアドレス＃Ｘを追加する。 - 特許庁 - On the contrary, when picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a drive pulse generating part 35, irradiation of the laser beam is performed for the picture data, and a visible picture is formed on the thermosensitive plane of the optical disk D.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁 - A BIOS 3 reads the characteristic dispersion information stored on the ROM 5 when it is started, finds the optimal value of the buffer capability of each of semiconductor memories on the basis of that characteristic dispersion information and performs setting processing for suitably controlling the buffer capability of each of semiconductor memories via a local bus to a memory controller 4.
ＢＩＯＳ３は、起動された際にＲＯＭ５に記憶されている特性ばらつき情報を読み込み、その特性ばらつき情報に基づいて、各半導体メモリのバッファ能力の最適値を求め、各半導体メモリのバッファ能力を適度に調整するための設定処理をローカルバスを通じてメモリコントローラ４に対して行う。 - 特許庁 - When the user requests resending through the operation section 40, and then presses a transmission button after re-inputting a transmission destination, the control section 30 erases data stored in a transmitting buffer 21 and copies data stored in a FAX transmitting memory 14 to the transmitting buffer 21 again from the head, and informs an encoding section 22 of a telephone number of the transmission destination to request the transmission of the data.
利用者が操作部４０により再送を指示し、送信先を入力し直して送信ボタンを押すと、制御部３０は、送信バッファ２１に記憶されたデータを消去してＦＡＸ送信メモリ１４に蓄積されたデータの先頭から送信バッファ２１にコピーし直し、符号化部２２に送信先の電話番号を通知してデータの送信を指示する。 - 特許庁 - The semiconductor storage device has a reference voltage source connected to the capacitor of a cell included in a memory; a buffer circuit which holds data to be written in the cell; and a counter noise generation circuit which outputs a counter noise current canceling the noise current occurring when rewriting the data held in the cell to the reference voltage source according to data held by the buffer circuit.
メモリが有するセルのキャパシタに接続される基準電圧源と、セルに書き込まれるデータを保持するバッファ回路と、前記バッファ回路の保持するデータに応じて、セルのデータの書き換え時に生じるノイズ電流を打ち消すカウンターノイズ電流を前記基準電圧源へ出力するカウンターノイズ発生回路を有する半導体記憶装置を提供する。 - 特許庁 - As buffers to be used, a 1st buffer which stores playing information of a time (namely, section HK a half as large as a specific section) corresponding to just beating outputted from the 1st memory M1 and a 2nd buffer which stores the input playing information by the time (a half of section HK) corresponding to the just beating.
また、使用するバッファとしては、第１メモリＭ１から出力されるジャストビート化に対応する時間分（即ち所定区間Ｋの半分の区間ＨＫ分）の演奏情報を記憶する第１バッファＢ１と、入力演奏情報を同じくジャストビート化に対応する時間分（半分の区間ＨＫ分）だけ記憶する第２バッファＢ２を設定している。 - 特許庁 - Since the memory has a buffer area as to a magnifying/reducing direction and a scrolling direction, when a user performs magnifying operations or scrolling operations continuously, a system controller detects the continuity of operations to make the camera start the advance read-in processing of the pertinent map data of the buffer area before the displaying of the display area is started.
画像メモリは拡大／縮小方向及びスクロール方向についてのバッファー領域を有しており、ユーザーが拡大操作又はスクロール操作を連続して行うと、システムコントローラが操作の連続性を検知し、当該表示エリアの表示が始まる前に、前記バッファー領域に該当する地図データの先行読み込み処理を開始する。 - 特許庁 - As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.
データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁 - As a circuit to make DMA transfer of print data received by a variety of interfaces of a printer onto a main memory, a buffer sharing DMA circuit 30 is used which does not have buffers to temporarily store data from channels for every channel (buffer sharing DMA circuit 30 in which data from the channels are temporarily stored in buffers 0 to 15).
印刷装置の，各種インタフェースにて受信された印刷データをメインメモリ上にＤＭＡ転送するための回路として、各チャネルからのデータを一時記憶するためのバッファを、チャネル毎に有さないバッファ共有ＤＭＡ回路３０（バッファ０〜１５に、各チャネルからのデータが一時記憶されるバッファ共有ＤＭＡ回路３０）を、用いておく。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
