「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 47 48 49 50 51 52 53 54 55 .... 64 65 次へ＞- The CPU 20 calculates image correlation of image data stored in a buffer memory so as to execute red-eye correction processing that extracts a red-eye part included in the image data in the 1st photographing operation.
次に、ＣＰＵ２０は、バッファメモリ２２に格納された各画像データの画像相関を演算することにより、第１の撮影動作での画像データに含まれる赤目部分を抽出して補正する赤目補正処理を実行する。 - 特許庁 - Delay buffer memories 61C and 61M delay the image data of two colors, C and M, among the image data of four colors, CMYK, stored in the image memory 42 by a preset time T, for outputting.
遅延バッファメモリ６１Ｃ、６１Ｍは、画像メモリ４２に格納されたＣＭＹＫ４色の画像データのうちのＣ、Ｍの２色の画像データを、それぞれ予め設定された時間Ｔだけ遅延させて出力する。 - 特許庁 - When overflow or underflow occurs in a buffer area of a voice storing unit 22c storing the voice data, a memory 22 including the voice storing unit, the counter storing unit, and the compliment data storing unit is initialized.
さらに、音声データが保存される音声保存部２２ｃを有するバッファ領域にオーバーフロー又はアンダーフローが発生した場合、この音声保存部、カウンタ保存部及び補完データ保存部が備えられるメモリ２２を初期化する。 - 特許庁 - A second order filter unit 140 temporarily stores the image signals read from the input line memory 130 in a second order buffer and carries out second order filtering using coefficients held in a second order filter setting unit 142.
２次元フィルタ部１４０は入力ラインメモリ１３０から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部１４２に保持された係数を用いて２次元フィルタ処理を行う。 - 特許庁 - The hardware control processing part 114 transmits the packet of transmission request onto a network by handling N control registers mapped in an I/O space on a main memory of an existing NIC 103 and a descriptor data buffer 115.
ハードウェア制御処理部１１４は、既存のＮＩＣ１０３の主記憶上のＩ／Ｏ空間にマップされたＮ個の制御レジスタ、及びディスクリプタデータバッファ１１５を操作して、該送信要求のパケットをネットワーク上に送信する。 - 特許庁 - The data amount reduction part 19a reduces data amounts of the plurality of image data recorded in the buffer memory 13 according to time elapse from specific timing while the subject image is repeatedly imaged by the imaging unit 11.
データ量削減部１９ａは、バッファメモリ１３に記録されている複数の画像データのデータ量を、撮像部１１によって繰り返し撮像する間の特定のタイミングからの時間経過に応じて削減する。 - 特許庁 - When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.
主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁 - Thus, in the case of displaying the page data in the second buffer memory 7, the display apparatus 15 can display the page data in a state of operated with the same operation contents as operation contents applied to the thumbnail picture.
これにより、第２のバッファメモリ７のページデータを表示する際には、このページデータをそのサムネイル画像に対する操作内容と同じ操作内容で操作された状態で表示装置１５に表示することができる。 - 特許庁 - As a result, when the using capacity of the buffer 20b for the layer 1 transmission exceeds 80%, an operating system 10 notifies a high-order layer that a memory residual amount becomes equal to or less than a prescribed capacity by an event flag.
その結果、レイヤ１送信用バッファ２０ｂの使用容量が８０％を越えると、オペレーティングシステム１０はメモリ残量が所定の容量以下になったことをイベントフラグにより上位レイヤに通知する。 - 特許庁 - Either a first portion or a second smaller portion of data retrieved from a storage array is loaded into a data buffer in accordance with a prefetch mode selection, and then output from a memory device via a signaling interface.
記憶アレイからリトリーブされたデータの第１の部分またはより小さな第２の部分のどちらかが、プリフェッチモード選択に従ってデータバッファにロードされ、次に、信号インタフェースを介してメモリ装置から出力される。 - 特許庁 - Digital audio data inputted to a digital input terminal 11 from a CD reproducing device 15 is recorded temporarily in a memory buffer 29 making a track as a unit, and the maximum input audio level is detected by a peak detecting section 30.
ＣＤ再生装置15からディジタル入力端子11へ入力されて来るディジタルオーディオデータは、トラックを単位に一旦、メモリーバッファ29に記録するとともに、ピーク検出部30により最大入力オーディオレベルが検知される。 - 特許庁 - To transfer data at high speed in encoding or decoding even if a buffer memory for performing block line conversion is configured with small capacity when encoding or decoding the image data in block unit.
ブロック単位で画像データの符号化あるいは復号を行う際に、ブロックライン変換を行うためのバッファメモリを少容量で構成しても、符号化時あるいは復号時のデータ転送を高速に行えるようにする。 - 特許庁 - At the time of transferring demodulation data from a demodulation circuit to a bus controller controlling access to the buffer memory, the data type of demodulation data which is scheduled to be sent next is sent together.
このため、バッファメモリへのアクセスを制御するバス制御装置への復調回路からの復調データの転送に際して、次に送られてくる予定の復調データのデータ種別も併せて送られてくるようにする。 - 特許庁 - Display data to be received from an external controller 40 side is not for one screen but for a pixel 4 belonging to an area where rewrite is performed, and this partial display data is temporarily held in a buffer memory 32.
外部コントローラ４０側からもらう表示データは１画面分ではなく、書き換えを行う領域に属する画素４についての表示データとし、この部分的な表示データをバッファメモリ３２に一旦保持する。 - 特許庁 - To realize effective functioning of a receiving buffer memory in a printer when data of each recording color component are compression coded and transmitted from an information transmitting unit such as a host computer, etc. to the printer.
ホストコンピュータ等の情報処理装置から印刷装置に各記録色成分のデータを圧縮符号化して送信する場合において、印刷装置が有する受信バッファメモリを有効に機能させることが可能になる。 - 特許庁 - In the process of transferring data read from the storage device to the host-side device, for example, the data are transferred through the buffer memory means, whereby data supply to the host-side device at a stable transfer rate is realized.
例えば記憶装置から読み出したデータをホスト側装置に転送する過程において、バッファメモリ手段を介して転送することで、ホスト側装置に対して安定した転送レートでのデータ供給を実現する。 - 特許庁 - That is, since a buffer memory prestores data whose amount prevent emptying thereof even when the editing target segment SG is read at the reproduction rate Rp, the continuity of play list reproduction is secured.
すなわち、バッファメモリには、予め、再生レートＲｐで編集対象セグメントＳＧの読み出しがなされても空にならない分のデータが蓄積されているので、プレイリスト再生の連続性を確保することができる（点線Ｌｐ）。 - 特許庁 - A line management circuit 32 outputs image data by specific 4 lines among the image data stored in the buffer 42 to an image memory 18 to thin the image data.
行管理回路３２は、入力されたカウント行数に基づいて、バッファ４２に蓄積されている画像データのうち、特定の４行分の画像データを画像メモリ１８に出力させることにより、画像データの間引きを行う。 - 特許庁 - The start address and the start time code for each piece of music stored in a buffer memory 16 are taken into a CPU 20, and the number of sectors required for constituting one frame when the compressed data of each piece of the music are decoded is calculated.
バッファメモリ１６に記憶された各曲の開始アドレスおよび開始タイムコードをＣＰＵ２０に取り込み、各曲の圧縮データを復号したときの１フレームを構成するために必要なセクター数を演算する。 - 特許庁 - For individual unit of the Y decoder means K in each of the middle memory column units MM, a plurality of buffer means e, which are connected with input and output terminals DOia and DIia, are connected through an opening and closing means D.
それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁 - The device is constituted so as to be provided with a reference page buffer 35d receiving a set start signal and generating the set signal, and plural data page buffers 35a-35c receiving the set signal and storing the contents of plural memory cells.
セット開始信号を受信して、セット信号を生成する基準ページバッファ３５ｄと、セット信号を受信して、複数のメモリセルの内容を記憶する複数のデータページバッファ３５ａ〜３５ｃとを備えるように構成される。 - 特許庁 - Moreover, when the transmission apparatus 3 receives an ACK packet by a step S5, the transmission apparatus 3 determines that a connection state is 'established', and assigns a buffer for storing TCP packets to be transmitted from a terminal device 1 in a memory.
更にステップＳ５により、ネットワーク伝送装置３がＡＣＫパケットを受信すると、コネクション状態を「確立」と判断し、端末装置１から送信されるＴＣＰパケットを格納するバッファをメモリ内に割当てる。 - 特許庁 - A memory cell structure, without the need for a capacitor is formed of a laminated structure, composed of a metal 1/an insulation film 2/n-type silicon 3/an n-type delta doped layer 4/a non-doped buffer layer 5/a p-type delta doped layer 6/p-type silicon 7.
キャパシタの不要なメモリセル構造を、金属１／絶縁膜２／ｎ型シリコン３／ｎ型デルタドープ層４／ノンドープバッファ層５／ｐ型デルタドープ層６／ｐ型シリコン７からなる積層構造によって形成する。 - 特許庁 - The surface image of a transfer belt 5 or transfer material P is sampled in a fixed cycle by using a CMOS sensor 34 in a DSP 50, fetched in an internal buffer 152 and also stored in an image memory 153.
ＤＳＰ５０において、ＣＭＯＳセンサ３４を用いて転写ベルト５または転写材Ｐの表面画像を一定周期でサンプリングし、内部バッファ１５２へ取り込むとともに画像メモリ１５３へ格納する。 - 特許庁 - Two or more buffer means e connected to input-output terminals DO_ia and DI_ia are connected to the units of individual Y decoder means K of each middle memory column unit MM via an open/close means D.
それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁 - To apply this invention even to a program including any function other than standard memory copy and an already binarized program, and to detect a buffer overflow without waiting for the end of functions.
標準的なメモリコピー以外の関数を含んだプログラムおよび既にバイナリ化されたプログラムにも適用することが可能であるとともに、関数の終了を待たずにバッファオーバーフローを検知することを課題とする。 - 特許庁 - When it is judged that the data accumulation amount of a buffer memory is a prescribed data accumulation amount or above (S102), the vibration of the MD or the like is suppressed by lowering the volume of a minitoring sound to be outputted (S108).
バッファメモリのデータ蓄積量が所定のデータ蓄積量Ｙ以上と判断した判別した時は(S102)、出力されるモニタ音声の音量を下げることで(S108)、ＭＤ等の振動を抑制するようにする。 - 特許庁 - When receiving a re-execution request of data from a base station device 1, an application execution unit 13 re-transfers the data stored in the buffer memory 16 to an external device using an external IF communication control unit 17.
アプリ実行部１３は、基地局装置１からデータの再実行要求を受信した場合に、バッファメモリ１６に保存されているデータを外部ＩＦ通信制御部１７を用いて外部装置に再転送する。 - 特許庁 - When the host computer 2 successively reads the sector data, the data transmission time from a flush memory 17 can be reduced since the sector data have already been stored in the data buffer 13, thus achieving a high-speed sector read.
続けて、ホストコンピュータ２がセクタデータの読み出しを行うと、既にデータバッファ１３にセクタデータが格納されているので、フラッシュメモリ１７からのデータ転送時間を短縮でき、高速なセクタリードを提供できる。 - 特許庁 - The optical disk drawing apparatus 12 once stores the transferred image data into a buffer memory 60, continuously reads out the stored image data at a constant speed and performs drawing on the disk surface of the optical disk 14.
光ディスク描画装置１２は転送された画像データをバッファメモリ６０に一旦格納し、該格納された画像データをから一定速度で連続的に読み出して光ディスク１４の盤面に描画を行う。 - 特許庁 - A magnification processing circuit 44 generates magnified image data by magnifying the reduced image data 32a stored in the buffer memory 27 to the size of the source image data 31 in parallel with predetermined image processing by an image processing section 24.
拡大処理回路４４は、画像処理部２４の所定の画像処理に並行して、バッファメモリ２７に記憶された縮小画像データ３２ａを原画像データ３１のサイズに拡大して拡大画像データを生成する。 - 特許庁 - Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.
この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁 - When line buffers 17, which hold data read from a memory section 7, do not exist in a plural line buffer section 8, data held in any one of the buffers 17 are copied and the data are temporarily retracted in write back buffers 18.
複数ラインバッファ部８内にメモリ部７から読み出したデータを保持するラインバッファ１７がない場合、いずれかのラインバッファ１７に保持されているデータをコピーしてライトバックバッファ１８に一時的に退避させる。 - 特許庁 - A plurality of buffer means (e) to which input/output terminals DOia and DIia are connected are connected through switching means D to units of individual Y decoder means K of the respective inner memory column units MM.
それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁 - An SCU 11 reads an image (including a barcode printed on the transmission document P) of a transmission document P by an image reading part 1 and writes the image data to a transmission buffer memory 3 through an image processing part 2.
ＳＣＵ１１は、画像読み取り部１により送信原稿Ｐの画像（送信原稿Ｐに印字されているバーコードを含む）を読み取り、その画像データを画像処理部２を通して送信用バッファメモリ３に書き込む。 - 特許庁 - A management transmitting portion 2C has a buffer memory 66, a signal input/output portion 68 for inputting and outputting the information to the external, a lamp driving portion 67 driving the group of lamps, and a main control portion 65 for controlling each portion.
管理送信部２Ｃは、バッファメモリ６６と、情報を外部に入出力するための信号入出力部６８と、ランプ群を駆動させるランプ駆動部６７と、各部を制御する主制御部６５を有する。 - 特許庁 - A plotting circuit 154 writes the image element data read from the read address of the fixed address area 155A to a write address in a frame buffer memory 156 to be stored in response to the reception of a fixed address specification display command.
描画回路１５４は、固定アドレス指定表示コマンドの受信に応答して固定アドレスエリア１５５Ａの読出アドレスから読み出した画像要素データをフレームバッファメモリ１５６における書込アドレスに書き込んで記憶させる。 - 特許庁 - If the CPU decides that the exposure is not enough, the CPU takes out next frame data continued to this frame data, superposes the next frame data on the frame data stored in the frame buffer memory 16 to form a composite frame data (step S3).
露光量不充分であると判断した場合に、このフレームデータに連続する次のフレームデータを取り出し、フレームバッファメモリ１６に記憶されたフレームデータに重ね合わせて合成フレームデータを形成する（ステップＳ３）。 - 特許庁 - At the time a buffer memory 2103 has read the data volume equivalent to 128 pixels (32 bit×4 data) of a synchronous image data 222 output from a scanner engine 201, it starts to prepare reading, in order to transfer it to the CPU bus 221.
そのため、スキャナエンジン２０１から出力される同期系画像データ２２２は、１２８画素分（３２bit×４データ）がバッファメモリ部２１０３にライトされた時点で、ＣＰＵバス２２１側に転送するためのリード準備に入る。 - 特許庁 - Also, the control unit 13 writes out data to be transmitted in the main memory 14c to a transmission buffer 14b on the preset communication condition and transmits them to the terminal 30 by way of the comb port 1 and the modem 20.
また、制御ユニット１３は、予め設定した通信条件で、メインメモリ１４ｃ内の送信すべきデータを送信バッファ１４ｂに書き出し、コムポート１及びモデム２０を介して端末３０に送信する。 - 特許庁 - When the stored data quantity of the buffer memory increases up to a predetermined upper limit value, the movement of a scanning position along the main scanning direction of a scanning target image in a sub-scanning direction is stopped, and generation of image data is stopped.
バッファメモリのデータ蓄積量が所定の上限値まで増加した場合には、スキャン対象画像の主走査方向に沿った走査位置の、副走査方向への移動を停止し、画像データの生成を停止する。 - 特許庁 - A transmission buffer section 206 decides a timing to send a transmission signal on the basis of the error detection information stored in the memory 205 and outputs the transmission signal to a transmission section 207 according to the decided timing.
送信バッファ部２０６は、メモリ２０５に格納された誤り検出情報に基づいて送信信号を伝送するタイミングを決定し、決定したタイミングに従って送信信号を送信部２０７に出力する。 - 特許庁 - A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.
ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁 - An update request processing part 46 reports, upon receipt of an update request of firmware from a host, completion of update to the host when new firmware transferred from the host is received and stored in a buffer memory 38.
更新要求処理部４６は、ホストからファームウェアの更新要求を受けた際に、ホストから転送された新ファームウェアを受信してバッファメモリ３８に格納した時点でホストに更新終了を通知する。 - 特許庁 - By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.
２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁 - If the value indicates a number of clock cycles N that is less than a threshold number, the memory device transfers data associated with a first address between the signaling interface and the data buffer during each of the N cycles of the clock signal.
この値が、閾値数未満であるクロックサイクル数Ｎを示す場合には、メモリ装置は、クロック信号のＮサイクルのそれぞれの間に、信号インタフェースとデータバッファとの間で、第１のアドレスに関連するデータを転送する。 - 特許庁 - When receiving a packet, the packet relay apparatus 100 specifies the queue to which the received packet belongs, from among the plurality of queues, and temporarily stores the packet in the specified queue in the buffer memory 122.
パケット中継装置１００は、パケットを受信すると、受信したパケットが属するキューを前記複数のキューの中から判別し、バッファメモリ１２２内の前記判別されたキューに対して前記パケットを一時的に格納する。 - 特許庁 - The data recording and reproducing apparatus 20 comprises: a demodulation circuit 38 for demodulating data reproduced from a disk 10; a buffer memory 42 for receiving a demodulation output via an error correction decoding circuit 40; and a control section 35 for controlling them.
ディスク１０より再生されたデータを復調する復調回路３８と、復調出力がエラー訂正復号化回路４０を介して供給されるバッファメモリ４２と、その制御部３５とで構成される。 - 特許庁 - A buffer memory 4 transfers data to a syndrome computer 5 and also to an error detector 7, which detects an error in parallel with syndrome calculation until the syndrome computer detects an error code.
バッファメモリ４からシンドローム計算器５へのデータ転送と同時に誤り検出器７にもデータ転送を行い、シンドローム計算器で誤り符号が検出されるまでは、シンドローム計算と並行して誤り検出を実行する。 - 特許庁 - To provide a detector, which is matched with the output of video display data precisely with the time stamp relating to the video display data and then efficiently uses a compression video buffer memory in the decoder.
本発明は、ビデオディスプレイデータの出力をビデオディスプレイデータと関連するタイムスタンプと精密に整合させ、それによってデコーダ内の圧縮ビデオバッファメモリを効率的に使用することを可能としたデコーダを提供している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
