「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 64 65 次へ＞- An SNMP processing circuit 15 comprises: a variable recording unit 21; a buffer memory 22; a message reception processing unit 23; a basic information extraction processing unit 24; a variable extraction processing unit 25; an answer creation processing unit 26; a message creation processing unit 27; and a message transmission processing unit 28.
このＳＮＭＰ処理回路１５は、変数記録部２１と、バッファメモリ２２と、メッセージ受信処理部２３と、基本情報抽出処理部２４と、変数抽出処理部２５と、回答作成処理部２６と、メッセージ作成処理部２７と、メッセージ送信処理部２８とを具備する。 - 特許庁 - To provide a display device allowing a user to select and switch thumbnail images by simple operation, and displaying image data quickly without annoying the user even when there is a restriction on capacity of a memory used as a back buffer for the image data.
サムネイル画像の選択と切り替えを簡単な操作で実行でき、画像データのバックバッファとして使用するメモリの容量に制限があってもサムネイル画像の選択や切り替え、及び画像データの表示を、ユーザが煩わしさを感じることなく迅速に実行できるようにする。 - 特許庁 - The control means stores data to be transmitted into an area for a certain terminal in the buffer memory in response to the reception of the data to be transmitted to the certain terminal when the communication with the certain terminal among the plurality of wireless terminals adopts a power saving mode.
その制御手段は、その複数の無線端末の中の或る端末との間の通信が省電力モードであるときに、その或る端末に送信すべきデータの受け取りに応答して、その送信すべきデータをそのバッファメモリのその或る端末用の領域に蓄積させる。 - 特許庁 - Concerning the electronic camera apparatus provided with a consecutive photographing function and a consecutive photographing multi- display function, a system controller 50 performs display processing for storing consecutively photographed image data provided by continuous photographing in a buffer memory 25 and displaying a consecutively photographed multiple screen on an LCD 30 during continuous photographing.
連写機能及び連写マルチ表示機能を備えた電子カメラ装置において、システムコントローラ５０は、連続撮影により得られた連写画像データがバッファメモリ２５に格納されて、連続撮影中に連写マルチ画面をＬＣＤ３０上に表示する表示処理を実行する。 - 特許庁 - When the processing speed of a block CPU is faster than that of a main body CPU, data generated by the block CPU being a functional block via the block CPU are written in a first buffer memory at the processing speed of the block CPU and the written data are read at the processing speed of the main body CPU, that is, asynchronously.
ブロックＣＰＵの処理速度の方が本体ＣＰＵより速い場合、ブロックＣＰＵを介して機能ブロックである受信部での生成データを第１のバッファメモリに、ブロックＣＰＵの処理速度で書き込み、書き込んだデータを本体ＣＰＵの処理速度で、つまり非同期に読み出す。 - 特許庁 - The card control part 230 is composed of a buffer 231 which is a region for a temporary storage, a register group 232 having basic information on cards and a controller 233 which receives a command signal from the host device 100, and executes and controls processing such as reading, writing and copying of data in the SD memory card.
カード制御部２３０は、一時記憶する領域となるバッファ２３１、カードの基本情報を持つレジスタ群２３２、及びホスト機器１００からのコマンド信号を受け、データの読み出し、書き込み、コピー等の処理をＳＤメモリカード内で実行・制御するコントローラ２３３から構成されている。 - 特許庁 - An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.
アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁 - When memory access requests from plural clients required to guarantee the data transfer rate compete, on the basis of remaining buffer capacity, which is generated by each of clients, showing the storage conditions of data to data buffers provided for respective clients, an access right is arbitrated.
データ転送レートを保証する必要がある複数のクライアントからのメモリアクセス要求が競合した場合には、各クライアントによって生成されかつ各クライアントに設けられているデータバッファへのデータの蓄積状況を示すバッファ残量に基づいて、アクセス権の調停を行なうようにした。 - 特許庁 - Then an input control means 112 monitors residual capacity information fed from the input buffer 105 and a residual capacity of the DTS, ID, storage address storage memory and controls reading of image data from a recording medium 113 so that both of the residual capacities are not zero.
そして入力制御手段１１２は、入力バッファ１０５から送られてくる残容量と、ＤＴＳ，ＩＤ，格納アドレス保持メモリの残容量を監視し、両方の残容量が０にならないように記録媒体１１３からの画像データの読み出しを制御する。 - 特許庁 - The photography exposure by the light receiving element 50 is performed by overlapping time with the transmission of charge from the buffer memory 53 to the vertical transmission path 54 or the vertical transmission of charge by the vertical transmission path 54 and the horizontal transmission of charge by a horizontal transmission path 55, thus reducing photographing time.
バッファメモリ５３から垂直転送路５４への電荷の転送、又は垂直転送路５４による電荷の垂直転送、水平転送路５５による電荷の水平転送と時間を重複して、受光素子５０による撮影露光を行うことで、撮影時間及び撮影時間を短縮する。 - 特許庁 - Then an output decision section 17 allows each TS packet buffer to output packets according to a table reference system on the basis of an interleave table stored in a memory section 20 and to output the priority packets according to an event request system when a priority output is requested.
そして、出力決定部１７によって、メモリ部２０に保持されたインタリーブテーブルに基づいて、テーブル参照方式により各ＴＳパケットバッファを出力するとともに、優先出力要求が行われたときには、イベント要求方式によって優先パケットを出力する。 - 特許庁 - An address buffer circuit outputs a first address signal received in a preceding writing cycle to a core part of a memory device responding to the rise of a writing control signal, and receives a second address signal from the outside responding to the rise of a writing control signal.
アドレスバッファ回路は、先行する書込みサイクルにおいて受信した第１のアドレス信号を書込み制御信号の立ち上がりに応答して記憶装置のコア部に出力し、書込み制御信号の立ち上がりに応答して第２のアドレス信号を外部から受信する。 - 特許庁 - The image in the area designated by the user is read from the buffer memory 2 and the optical distortion correction section 3 applies processing to correct optical distortion to the image information and applies magnification or reduction processing to the corrected image to obtain the image information in the prescribed area.
利用者により指定された領域の画像をバッファメモリ２から読み出し、この画像情報に対して光学歪み補正部３において光学歪みを補正する処理を行なうと共に、拡大もしくは縮小処理を行なって所定の領域の画像情報とする。 - 特許庁 - When a user watching the monitor 4 requests to see a high definition picture of a specific frame or sees frames preceding a succeeding a specific frame to request the movement of a subject, the video frame is read out from the buffer memory 5 and is displayed on the monitor 4.
モニタ４を見ているユーザが特定のフレームについて高精彩な画像を見たい、あるいは、特定のフレームの前後のフレームを見て、被写体の動きを見たいと要求する場合には、映像信号取り込み用バッファメモリ５から映像フレームが読み出され、モニタ４に表示される。 - 特許庁 - The engine control command string transmitted to the printer 2 is stored in an engine control instruction buffer 8, an image is formed by the image data stored in a frame memory 7 as managing executing time of the printer engine 4 by an engine control instruction scheduler 9 by the engine control command string and printed on a sheet of recording paper.
プリンタ装置２に送られたエンジン制御コマンド列をエンジン制御命令バッファ８に保存し、エンジン制御コマンド列によりエンジン制御命令スケジューラ９でプリンタエンジン４の実行時間管理をしながらフレームメモリ７に保存された画像データにより作像して記録紙に印刷する。 - 特許庁 - A map image writing section 13 writes the map image on the periphery of the vehicle position into a VRAM 14 using map data read out into the buffer memory 12 and writes the indication color of a road being set based on the number of lanes of the road onto the map image in the VRAM 14.
地図画像描画部１３はバッファメモリ１２に読み出された地図データを用いて車両位置周辺の地図画像をＶＲＡＭ１４に描画するとともに、道路データの車線数に基づいて道路の表示色を設定しＶＲＡＭ１４の地図画像上に描画する。 - 特許庁 - Further, when the data amount of the buffer memory becomes smaller than the specified amount, the power is supplied to the spindle motor to increase the number of rotation, and the focus and tracking control are started for a pickup, and when the PLL is synchronized, the pickup is positioned to the address previously being held, then the read-out of the data is restarted.
更に、バッファメモリのデータ量が一定量以下になったらスピンドルモータに電力を供給し、回転数を上げ、ピックアップをフォーカス及びトラッキング制御を開始し、ＰＬＬが同期したら、先に保持しておいたアドレスへピックアップを位置決めし、データの読み出しを再開する。 - 特許庁 - To provide a print buffer memory controller in which raster column conversion can be effected using a raster column converter smaller than that for all colors and all nozzles without complicating the timing control even when the inter-color distance is not equal to an integer times of the width of the raster column converter.
全色全ノズル分のラスタカラム変換器よりも小さいラスタカラム変換器を用いて、色間距離がラスタカラム変換器の横幅の整数倍以外の場合でもタイミング制御を複雑にすること無くラスタカラム変換を行なうことのできる、印字用バッファメモリ制御装置を提供することにある。 - 特許庁 - A data transfer control circuit 214, if the stored descriptor includes no transfer data, reads out data from a memory to transfer them to an I/O device, or if the descriptor includes transfer data, reads out the data from the descriptor buffer 212 to transfer them to the I/O device.
データ転送制御回路２１４は、格納されたディスクリプタに転送データが含まれていないとき、メモリからデータを読み出してＩ／Ｏデバイスへ転送し、ディスクリプタに転送データが含まれているとき、ディスクリプタバッファ２１２からそのデータを読み出してＩ／Ｏデバイスへ転送する。 - 特許庁 - When the capacity of a buffer memory is nearly full and the reading of an original is intermitted (stopped), (Y in step S51), a peak detection section detects a peak value D0 of a read image of a subscanning direction reference reflecting member provided in the subscanning direction and stores the peak value (step S52).
バッファメモリがニアフル状態になり、原稿の読取動作が中断（停止）された場合には（ステップＳ５１のＹ）、ピーク値検出部において副走査方向に設けられた副走査方向基準反射部材の読取画像のピーク値Ｄ_0を検出し、その値を格納する（ステップＳ５２）。 - 特許庁 - An image controller 3 forms image information to be transferred by multiplexing a plurality of pieces of image information stored in a compressed image memory 5, stores the information in any of a plurality of buffer memories 6, and transfers the information to be transferred stored in the memories 6 to the printer 200.
画像制御部３は、圧縮画像メモリ５に格納された複数の画像情報の多重化により転送すべき画像情報を作成して複数のバッファメモリ６のいずれかに格納し、複数のバッファメモリ６に格納された転送すべき画像情報をプリンタ部２００に転送する。 - 特許庁 - The buffer memories 74A, 74B, 74C consisting of shift registers have memory capacities dependent on the mutual distance interval of the partial projection areas, and shifts the projection positions of division pattern images from each other by adjusting the time it takes from the input to the output of the raster data.
シフトレジスタで構成されるバッファメモリ７４Ａ、７４Ｂ、７４Ｃは、部分投影エリアの相互距離間隔に応じてそれぞれメモリ容量が相違し、ラスタデータの入力から出力するまでにかかる時間を調整することによって、分割パターン像の投影位置を等距離間隔で互いにずらす。 - 特許庁 - A table that a DTS extracted by a DTS extract means 103, an ID issued by each picture from an ID addition means 104 is related to an address of an input buffer 105 storing a head of a picture is created in a DTS, ID, storage address storage memory 106.
ＤＴＳ，ＩＤ，格納アドレス保持メモリ１０６に、ＤＴＳ抽出手段１０３で抽出されたＤＴＳとＩＤ付加手段１０４でピクチャ毎に発行したＩＤとピクチャの先頭を格納した入力バッファ１０５のアドレスとを関連づけたテーブルを作成する。 - 特許庁 - The video recorder is configured such that a 1st storage reproduction device 14, a 2nd storage reproduction device 17, a buffer memory 15, an encoder 11, a decoder 16, and a microcomputer 300 are connected to a bridge 12 and a mixing device 100 and a switcher 400 freely control an input/output of the encoder 11 and the decoder 16.
ブリッジ１２に対して第1の記憶再生装置１４、第2の記憶再生措置１７、バッファメモリ１５、エンコーダ１１、デコーダ１６マイクロコンピュータ３００を接続し、ミキシング装置１００とスイッチャ−４００により、エンコーダ１１、デコーダ１６の入出力を自在に制御する構成である。 - 特許庁 - Since the image of an original by one page is read, encoded and stored, the image of original can be read and stored at a high speed, without having to increase the data capacity of a buffer memory 13 or increase the share rate of an internal bus 14 for image transfer.
１ページ分の原稿画像の読み取り、符号化、および、蓄積動作が行われるので、バッファメモリ１３のデータ容量を増大したり、あるいは、画像転送による内部バス１４の占有率を上げることなく、原稿画像を高速に読み込み、蓄積することができるようになる。 - 特許庁 - The circuit, which can operate independently of the processor, (i) monitors write-in to the local memory on the message having a first pointer, and (ii) programs the DMA engine so as to copy a first buffer identified by the first pointer in response to the first pointer having a non-zero value.
回路は、プロセッサとは独立に動作することが可能で、（ｉ）第１のポインタを有する前記メッセージに関して前記ローカル・メモリへの書込みをモニタし、（ｉｉ）非ゼロ値を有する第１のポインタに応答して第１のポインタによって識別される第１のバッファをコピーするようにＤＭＡエンジンをプログラムする。 - 特許庁 - When a 2nd optical disk is inserted (YES at #7) before a lapse of a predetermined time (NO at #6), the optical disk device initializes the 2nd disk (#8) after halting recording to the spare disk, and records the data (#9) stored in the buffer memory after halting the recording to the spare optical disk.
所定時間が経過する前に（＃６においてＮＯ）、２枚目の光ディスクが挿入されると（＃７においてＹＥＳ）、予備ディスクへの記録を中止した後、２枚目の光ディスクを初期化し（＃８）、予備の光ディスクへの記録を中止してからのバッファメモリに蓄積したデータを記録する（＃９）。 - 特許庁 - A template motion prediction and compensation unit 76 performs motion prediction and compensation processing in integral pixel units of an inter-template prediction mode based upon an image, read out of a screen rearrangement buffer 62, to be inter-encoded and a reference image supplied from a frame memory 72 through a switch 73.
テンプレート動き予測・補償部７６は、画面並べ替えバッファ６２から読み出されたインター符号化が行われる画像と、スイッチ７３を介してフレームメモリ７２から供給される参照画像に基づいて、インターテンプレート予測モードの整数画素単位の動き予測と補償処理を行う。 - 特許庁 - A path control means 12 controls switching between a first path 18 through which image data inputted from the reader 11 is compressed by a compression means 13 and is stored in the buffer memory 14 for input and a second path 19 through which the image data is stored without being compressed.
経路制御手段１２は、読み取り装置１１から入力される画像データを圧縮手段１３で圧縮処理して入力用バッファメモリ１４に格納する第１経路１８と、圧縮処理せずに格納する第２経路１９との切り替えを制御する。 - 特許庁 - In addition, a change in filling rate of a buffer memory 21b is monitored, it is determined that congestion occurs in a first PPG device 1 when the filling rate exceeds h%, and the response time to the push transfer request in the input side interface 21a is delayed.
また、バッファメモリ２１ｂにおける充填率の変化を監視し、充填率がｈ％を超えた際には第１ＰＰＧ装置１において輻輳が発生したと判断して、入力側インタフェース２１ａにおけるプッシュ転送要求に対する応答時間を遅延させる。 - 特許庁 - The proper restart position of the recording operation is detected by using data in a buffer memory 12 even when the recording terminal whereon the previous recording is interrupted by the occurrence of servo error, etc., is inaccurate, and the recording operation restarts from this side than the inaccurate recording terminal caused by the occurrence of servo error, etc.
サーボエラーの発生等により前回の記録を中断した記録終端が不正確な場合においても、バッファメモリ１２内のデータを使用して適正な記録再開位置を検出し、サーボエラーの発生等による不正確な記録終端よりも手前から記録を再開する。 - 特許庁 - To provide a developer for photosensitive polyimides, with which polyimide patterning for interlayer insulating films for multi-layered circuit boards and for α-ray shield layers, buffer coat layers and others for semiconductor memory devices is attained within a shorter period of time than with conventional developers and with which high resolution of developed patterns is ensured.
本発明は、多層配線板用の層間絶縁膜や半導体メモリー素子用のα線遮蔽膜、バッファーコート膜などのポリイミドパターン加工を従来と比較し短時間にて行え、現像パターンの解像度が高い感光性ポリイミド用現像液を提供する。 - 特許庁 - A packet relay apparatus 100 includes: a buffer memory 122 including a plurality of queues for temporarily storing packets; and storage sections for storing a plurality of first queue lengths indicating respective queue lengths of the queues and a second queue length indicating a value corresponding to the sum total of the plurality of first queue lengths, respectively.
パケット中継装置１００は、パケットが一時的に格納される複数のキューを含むバッファメモリ１２２と、各キューのキュー長をそれぞれ示す複数の第１のキュー長と、複数の第１のキュー長の合計に応じた値を示す第２のキュー長と、がそれぞれ記憶される記憶部とを備える。 - 特許庁 - A control part 22 issues by banks READ command for reading data recorded on a hard disk 30 out to one bank of a buffer memory 15 and a WRITE command for wiring data to the hard disk 30 by reading the data read out to the one bank, so that the data are rerecorded.
ハードディスク３０に記録されているデータをバッファメモリ１５の１つのバンクに読み出すＲＥＡＤコマンド、および１つのバンクに読み出されたデータを用いてハードディスク３０へのデータの書き込みを行うＷＲＩＴＥコマンドをバンク毎に制御部２２から発行して、データの再記録処理を行う。 - 特許庁 - In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.
ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁 - Besides, in the frame period, texture data in a data memory 18 is read by updating DMA 34 in the remaining period after the end of the plotting processing and read texture data is written in the texture buffer 30.
従って、描画処理が中断されることはなく、画像表示を中断させたり表示画像が停止したりすることもなく、少ない容量のテクスチャバッファメモリに対してテクスチャデータの書き換えを行うことができ、１つのシーンにおいて見かけ上多くのテクスチャデータを利用して描画することができる。 - 特許庁 - In such a communication system, data are transmitted for each communication timing, responsiveness in the data retransmission is improved, further, a transmission buffer 15t is capable of storing transmitting data for one time of transmission, and memory consumption is not increased, either.
この通信システムによれば、各通信タイミング毎にデータの伝送を行うことができると共に、データ再送信の応答性を向上させることができ、更に、送信バッファ１５ｔは、１回分の送信データを蓄積可能なもので良く、メモリ消費量を増加させることもない。 - 特許庁 - This semiconductor memory includes a storage section 104, a buffer circuit 106 for inputting each bit signals of data from the storage section 104, and an I/O wiring 108 which is closely extended on a semiconductor substrate with interval and to guide the bit signal to the outside of the device.
記憶部１０４と、記憶部１０４からのデータの各ビット信号を入力とするバッファ回路１０６と、前記ビット信号を装置外部に導くべく半導体基板上に間隔をおき近接して延在しバッファ回路１０６の出力に接続されたＩ／Ｏ配線１０８とを含んでいる。 - 特許庁 - When the comparison part 8b detects matching of the counted value and the counted value of the second counter 8a an address information calculation part 5 inputs address information in the buffer 3 of the compression frame specified by the counted value from an address detection part 8c and calculates the address information on a flash memory 11 of the specified frame.
比較部8bがそのカウント値と第二のカウンタ8aのカウント値との一致を検出した時、アドレス情報算出部5は、そのカウント値で特定される圧縮フレームのバッファ3でのアドレス情報をアドレス検出部8cから入力し、その特定フレームのフラッシュメモリ11上のアドレス情報を算出する。 - 特許庁 - To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.
リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁 - Next, the image drawing circuit rotates the display direction of the image for the ornament symbol display device with the display direction different by an angle of 90 degrees as shown in Fig.31(C), and re-composes the image in the composite image stored in the frame buffer memory as shown in Fig.31(D).
次に、描画回路は、図３１（Ｃ）に示すように、表示方向が９０度異なる装飾図柄表示装置用の画像の表示方向を９０度回転させ、図３１（Ｄ）に示すように、この画像をフレームバッファメモリに格納された合成画像に再度合成する。 - 特許庁 - A controller causes the encryption means to encrypt data received from a host and to transfer the encrypted data to the write means through a buffer memory during a normal encryption process, and to re-encrypt the data recorded on the storage medium during a re-encryption process.
コントローラは、通常暗号化処理を行う場合にホストから受信したデータを前記暗号化手段により暗号化して当該暗号化データをバッファメモリを経由してライト手段に転送し、再暗号化処理を行う場合に前記記憶媒体に記録されているデータを再暗号化する。 - 特許庁 - After data read out from a memory cell matrix 14 in parallel are held in a data latch 17, they are selected successively by an output selector 18 according to timing signals SL0 to SL15 given from a controller 20 and output in series from an output buffer 19 as output data DO.
メモリセルマトリックス１４から並列に読み出されたデータは、データラッチ１７に保持された後、コントローラ２０から与えられるタイミング信号ＳＬ０〜ＳＬ１５に従って順次出力セレクタ１８によって選択され、出力バッファ１９から出力データＤＯとして直列に出力される。 - 特許庁 - Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.
また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁 - To provide a multiprocessor system which prevents calling losses at the time of recovery, simplifies a recovery process and increases the speed of recovery in the event of failure when a plurality of processes access a shared memory, and which provides system reliability, and flexibility derived from a buffer given a large working capacity.
マルチプロセッサシステムにおいて、複数のプロセッサが共有メモリにアクセスしているときの障害発生時に、リカバリ時の呼損の防止，リカバリ処理の簡素化，復旧の高速化，システムの信頼性および大きな作業容量を割り当てられたバッファによる柔軟性を有するマルチプロセッサシステムを提供する。 - 特許庁 - When data recorded in a series of sectors including a defective sector are read, data of the defective sector are also read out to a buffer memory and appropriate data among the data corresponding to the plurality of defective sectors and recorded in the alternate tracks are successively read out to shorten seek time and rotational delay time.
欠陥セクタを含む一連のセクタに記録されたデータをリードする場合、欠陥セクタのデータをもバッファメモリに読み出し、続けて交替トラックに記録された複数の欠陥セクタ対応データの中から適切なデータを読み出すことによりシーク時間＋回転待ち時間を短縮する。 - 特許庁 - When recording data is supplied from a host PC 110, the recording data is supplied to a laser driver 19 through a buffer memory 36, an encoder 17, and a strategy circuit 18, irradiation of a laser beam in accordance with the recording data is performed for an optical disk D, and information recording is performed.
ホストＰＣ１１０から記録データが供給された場合、その記録データがバッファメモリ３６、エンコーダ１７、ストラテジ回路１８を介してレーザドライバ１９に供給され、記録データに応じたレーザ光の照射が光ディスクＤに対して実施されて情報記録が行われる。 - 特許庁 - When data recording and reproducing are performed in a physical sector unit, that is larger than a logical block in the case of recording the data on an optical disk 10 in a logical block unit, the data of a physical sector where a part of the data read in the physical sector unit are replaced with data to be recorded are read to a buffer memory 29.
光ディスク１０にデータを論理ブロック単位で記録する際に、データの記録再生が論理ブロックよりも大きい物理セクタ単位で行われるとき、物理セクタ単位で読み出されたデータの一部が記録するデータで置き換えられる物理セクタのデータをバッファメモリ２９に読み出す。 - 特許庁 - When the terminal equipment 2 requests data retrieval, the range management control part 4 selects the range having the groups including the row matched with a retrieval condition, and the data access control part 6 writes the groups belonging to the range selected by the range management control part 4 to the buffer memory 951 by a group unit.
端末装置２がデータ検索要求時、範囲管理制御部４は検索条件に合う行を含むグループを有する範囲を選択し、データアクセス制御部６は範囲管理制御部４が選択した範囲に属するグループをグループ単位にバッファメモリ９５１に書き出す。 - 特許庁 - When continuous image pickup signals are buffer-linked to a memory 4 and recording is performed intermittently for a disk medium 9, when recording in intermittent recording is re-started, address detection for deciding a recording re-start position is started from a position going back to a recording finish position of the previous time.
連続的な撮像信号をメモリ４にバッファリングし、間欠的にディスク状媒体９に記録を行なう際に、間欠記録における記録再開時に、前回の記録終了位置より遡った位置から記録再開位置を決めるためのアドレス検出を開始する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
