「buffer memory」を含む例文一覧(3203)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 64 65 次へ＞- When the non- plotting pixel-including flag is 'non-including', since it is not necessary to wait the judgement of whether a certain pixel is non-plotting or not, processing such as reference of a Z buffer and processing such as reference of a texture memory can be parallel executed and three-dimensional plotting processing can be executed at high speed.
非描画ピクセル含有フラグが「非含有」である場合は、あるピクセルが非描画であるか否かの判断を待ち合わせる必要がないため、Ｚバッファの参照等の処理とテクスチャ・メモリの参照等の処理とを並列的に実行することができ、３次元描画処理を高速に実行することができる。 - 特許庁 - To provide an image output device having a circuit that forms and outputs an interpolation image other than an original image, the image output device minimizing image quality deterioration caused by disturbance of a stationary title portion, thereby: achieving a circuit for a higher image quality; eliminating the need to add a special buffer memory to mount the circuit.
原画像以外の内挿画像を生成して出力する回路を備えた画像出力装置において、静止字幕部分の乱れによる画質劣化を最少限に抑え、高画質化を行う回路を実現でき、かつ特別なバッファメモリを追加することなく回路を実装することを可能とする。 - 特許庁 - This device which receives data packets on a communication link is constituted so that an interface control unit 4 receives the data packets, decides the border mark of the data packets in response, and writes the data packets and border mark in a buffer memory 8 to form a logical link between the data packets and border mark.
通信リンク上でデータパケットを受信するための装置は、インタフェース−コントロールユニット４は、データパケットを受信し、これに応じて、データパケットの境界標識を判定し、データパケットおよび境界標識をバッファメモリ８に書き込み、データパケットと境界標識との間に論理リンクを形成するように実行される。 - 特許庁 - An inter-TP motion prediction and compensation unit 78 performs motion prediction within a predetermined search range based principally upon search for predictive motion vector information generated by an intra-prediction motion vector generation unit 79 based upon an image to be inter-predicted from the screen rearrangement buffer 62 and the reference image from the frame memory 72.
インターＴＰ動き予測・補償部７８は、画面並べ替えバッファ６２からのインター符号化が行われる画像と、フレームメモリ７２からの参照画像に基づいて、インター予測動きベクトル生成部７９により生成された予測動きベクトル情報を探索の中心とした所定の探索範囲での動き予測を行う。 - 特許庁 - After control clock signal generating circuits 1a to 1l convert plural external clock signals to plural internal clock signals having an internal signal level by each input buffer amplifier, and generate control clock signals controlling operation of a semiconductor memory based on converted plural internal clock signals.
制御クロック信号発生回路１ａ乃至１ｌは、複数の外部クロック信号をそれぞれ各入力バッファアンプにより内部信号レベルを有する複数の内部クロック信号に変換した後、変換された複数の内部クロック信号に基づいて半導体記憶装置の動作を制御する制御クロック信号を発生する。 - 特許庁 - The storage device, its controller and its data storage control method sequentially write the write command (1) data and the write command (2) data temporarily stored in the buffer memory on the magnetic disk from the time receiving the write command (4) which is the received command after detecting the vibrations until a certain time passes.
本発明の記憶装置用制御装置、記憶装置およびそのデータ記憶制御方法は、既にバッファメモリに一時記憶されているライトコマンド（１）データ、ライトコマンド（２）データを、振動を検出してから受領したライトコマンドであるライトコマンド（４）受領から一定時間が経過するまで、順次磁気ディスクへ書き込む。 - 特許庁 - The error/correcting circuit 6 comprises a first error/correction computing circuit 9 which performs an error/correcting to a line code of product code blocked PI sequence stored in a buffer memory 5 and a second error/ correcting computing circuit 10 which performs an error/correcting for a line code of PO sequence.
誤り訂正回路６は、バッファメモリ５に格納された積符号ブロック化されたＰＩ系列のライン符号に対して誤り訂正を行なう第１の誤り訂正演算回路９と、ＰＯ系列のライン符号に対して誤り訂正を行なう第２の誤り訂正演算回路１０とを備えている。 - 特許庁 - This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.
これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁 - In the case that a half-depression timer function acts and power is turned off by a power source control part 31a in the middle of photographing a set number of frames in the multiple exposure photographing, a storage control part 31b transfers image data of photographed frames, which is stored in a buffer memory 23, to a storage medium 30 to be stored.
多重露出撮影において設定されたコマ数の撮影途中で、半押しタイマー機能が働き電源制御部３１ａにより電源がオフされる場合に、記憶制御部３１ｂは、バッファメモリー２３に記憶されていた撮影済みのコマの画像データを記憶媒体３０に転送し記憶させる。 - 特許庁 - The number of the sectors to be thinned is made large when the number of the required sectors is large and the number of sectors to be thinned is made small when the number of the required sectors is small so that the number of the frames included in one or each of the plurality of effective sectors having consecutive addresses read from the buffer memory 16 is controlled so as to be constant.
必要なセクター数が多い場合には、間引くセクター数を多くし、必要なセクター数が少ない場合には、間引くセクター数を少なくし、バッファメモリ１６から読み出される１つまたはアドレスが連続する複数の有効セクターのそれぞれに含まれるフレーム数を一定に制御する。 - 特許庁 - To provide an optical disk unit and rotation speed controlling method which can regulate total noise of the optical disk unit and external devices connected to the same by switching a rotation speed of an optical disk between a high X speed mode and low X speed mode depending on usage rate of a buffer memory.
本発明はバッファメモリの使用率によって光ディスクの回転速度を高倍速モードと低倍速モードとを切り替えて、光ディスク装置とそれに接続された外部機器との総合した騒音を抑えることができる光ディスク装置及びその回転速度制御方法を提供することを目的とする。 - 特許庁 - When the mobile telephone 20 is connected to the conversion adaptor 40 and receives a display switching signal from the controller 50, a CPU 23 respectively supplies image display data to a video memory 44, voice data to a voice buffer 46, displays the image on the television monitor 60 and outputs a voice from a speaker of the television monitor 60.
携帯電話機２０が変換アダプタ４０に装着接続され、コントローラ５０から表示切換信号が与えられると、ＣＰＵ２３は、画像表示データをビデオメモリ４４に、音声データを音声バッファ４６にそれぞれ供給してテレビモニタ６０に画像表示させるとともに、テレビモニタ６０のスピーカから音声を出力させる。 - 特許庁 - If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.
ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁 - The storage area of this memory 23 is divided into a head cache part 24 capable of storing a data amount equivalent to a maximum seek execution time at least and caching data in the head of the streaming data read out of the optical disk 10 and a ring buffer part 25 for buffering data after the head portion in the form of ring.
このメモリ２３の記憶領域は、少なくとも最大シーク実行時間分に相当するデータ量を記憶でき且つ光ディスクク１０から読み出されたストリーミングデータの先頭部分のデータをキャッシュする先頭キャッシュ部２４と、その先頭部分以降のデータをリング状にバッファリングするリングバッファ部２５とに分けられる。 - 特許庁 - To provide a forwarding apparatus or the like in a system supporting PPP multi-link, copying/deleting only meta data information in a packet stored in a buffer of a memory, and performing packet fragmentation for multi-linking and packet copying for multicast traffic processing in the PPP multi-link, to thereby improve performance of a forwarding engine.
メモリのバッファに格納されたパケットのメタデータ情報のみを複写／削除し、PPPマルチリンクでマルチリンクに対するパケット分割とマルチキャストトラフィック処理のためのパケット複写とを行うことで、フォーワーディングエンジンの性能を向上させるPPPマルチリンクを支援するシステムでのフォーワーディング装置等を提供する。 - 特許庁 - When a recording error occurs during recording operation, as shown in Fig. (e), data recording is restarted from an address N blocks short of a pointer Ep where the error occurred, and as shown in Fig. (f) and Fig. (g), data are recorded onto the buffer memory 17 while the recorded data are held with the Wp and the Rp being separated with N tracks.
記録動作中に記録エラーが発生すると、図３（ｅ）のように、エラーが発生したポインタＥｐよりＮトラック分手前のアドレスからデータ記録を再開し、図３（ｆ）、図３（ｇ）のように、ＷｐとＲｐとをＮトラック分隔てて、この記録済みデータを保持しながら、データをバッファメモリ１７上に記録する。 - 特許庁 - A main control part 20 calculates the data quantity of encoded data for recording for 1 VOBU with an ECC size (S2), acquires the free capacity of a buffer memory 13 (S4→S5), when the free capacity with 1 ECC block size exists, outputs the data for recording for 1 VOBU by unit of an ECC block size (S6→S7).
メイン制御部２０は、エンコードされた１ＶＯＢＵ分の記録用データのデータ量をＥＣＣサイズで算出する（Ｓ２）とともに、バッファメモリ１３の空き容量を取得し（Ｓ４→Ｓ５）、１ＥＣＣブロックサイズの空き容量が存在すれば、１ＶＯＢＵの記録用データをＥＣＣブロックサイズ単位で出力する（Ｓ６→Ｓ７）。 - 特許庁 - A control signal generating part 7 inputs an interpolating direction control signal from a 2 : 3 pull-down phase detecting part 1, and controls a buffer memory 6 so as not to write any signal from the double speed conversion selector circuit 4 in a field whose field odd number/even number is the same as that of the previous field among three fields obtained by resolving one frame of a movie film.
制御信号生成部７は、2:3プルダウン位相検出部１からの補間方向制御信号を入力し、映画フィルムの1コマが3フィールドに分解されたもののうち、フィールド番号の奇数／偶数が前と同じフィールドの期間、倍速変換セレクタ回路４からの信号を書き込まないようにバッファメモリ６を制御する。 - 特許庁 - A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.
ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁 - When the power circuit of the controller 11 is turned on, an analog switch of the controller 10 is switched to select a standby buffer and control data stored in the nonvolatile memory are read out, sent to the controller 11 through the backup connector 16, signal cable 13, and 2nd connector 25, and written to the nonvolatile memory.
このように構成すると、コントローラ１０が故障した場合、このコントローラ１０のコネクタ１６とバックアップ用コントローラ１１のコネクタ２５を信号ケーブル１３を介して接続することにより、バックアップ回路により不揮発性メモリ４のデータを不揮発性メモリ２０へ移して保存することができ、故障したコントローラ１０を新たなコントローラ１０と交換した後、この新設のコントローラ１０に対してバックアップ用コントローラ１１から保存したデータを書き込むことができる。 - 特許庁 - During a horizontal blanking term (H_BLK) while outputting Video data from a multiplexer using eight signal lines, a multiplexer MUX is switched by a switching signal synchronized to a horizontal synchronizing signal of the Video data, and LCD data are supplied to a line memory that is a display buffer by using 18 pieces of signal lines (DATA "0 to 17").
Ｖｉｄｅｏデータをマルチプレクサから８本の信号線を使って出力させているときの水平ブランキング期間中（Ｈ＿ＢＬＫ）に、Ｖｉｄｅｏデータの水平同期信号に同期した切替信号によってマルチプレクサＭＵＸを切り替えて、ＬＣＤデータを１８本の信号線（ＤＡＴＡ［０〜１７］）を使って表示用バッファであるラインメモリに供給する。 - 特許庁 - A virtual printer buffer 120 temporarily accumulates the printing data (printing job) sent from a personal computer 20, printing data given by an image reading unit 133 and printing data transmitted from an image memory 132 and applies the predetermined printing setting to the printing job concerned when summarizing two or more printing data and outputting it as one printing job.
仮想プリンタバッファ１２０は、パーソナルコンピュータ２０から送られてきた印刷データ（印刷ジョブ）、画像読取部１３３から与えられた印刷データ及び画像メモリ１３２から転送されてきた印刷データを一時的に蓄積し、２個以上の印刷データをまとめて１個の印刷ジョブとして出力する際に、当該印刷ジョブに所定の印刷設定を適用する。 - 特許庁 - A translucent processing is performed by a translucent section 132c, utilizing a frame buffer 81 in which a lettering image is written, a Z-value memory 81 storing a distance Z from the visual point of a virtual camera for each pixel, pixel data comprising pixels read out at its pixel order position and averaged by a filter 132b, original pixels and transparency.
レンダリングされた画像が書き込まれるフレームバッファ８１、画素毎に疑似カメラ視点からの距離Ｚを記憶するＺ値メモリ８１と、画素順位置に画素データを順次読み出し、フィルタ１３２ｂで平均化し、平均化された画素データと原画素データ及び透明値を利用して半透明処理部１３２ｃで半透明処理を行う。 - 特許庁 - A transmitting side attaches resending identification information to an RLC PDU obtained by dividing an RLC SDU and transmitting the RLC PDU with the resending identification information, and a receiving side refers to the resending identification information attached to the received RLC PDU, stores only the RLC PDU having the same resending identification information as a set assumed value in a buffer memory and assembles the RLC SDU from the RLC PDU having the same resending identification information.
送信側において、RLC SDUを分割したRLC PDUに再送識別情報を付して送信し、受信側では、受信したRLC PDUに付された再送識別情報を参照し、設定された想定値と同一の再送識別情報を有するRLC PDUのみをバッファメモリに格納し、同一の再送識別情報を有するRLC PDUからRLC SDUを組み立てる。 - 特許庁 - In addition, the image processor includes an effective image data presence/absence decision circuit 176 which decides whether or not there is the effective inputted image data corresponding to pixels to be outputted and a data complement circuit 178 which reads the effective inputted image data near the pixels to be outputted from the buffer memory and outputs it when it is decided that there is no effective inputted image data.
出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路１７６と、有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路１７８を含む。 - 特許庁 - A dummy period is provided which does not contribute to readout processing and writing processing by extending cycles of a horizontal synchronizing signal supplied to a drive control section 96 (12c) at the same rate with the magnification of electronic zooming when pixel information is read out of a solid-state imaging device 10 in a horizontal scanning direction and the read-out pixel information is written in a line buffer memory 312.
水平走査方向に画素情報を固体撮像素子１０から読み出したり、読み出した画素情報をラインバッファメモリ３１２に書き込んだりする際に、電子ズームの倍率と同じ割合で駆動制御部９６（１２ｃ）へ供給される水平同期信号の周期を延長して、読出処理や書込処理に寄与しないダミー期間を設ける。 - 特許庁 - In a data control circuit 1, a warning status flag 409 is enabled when the free space in the buffer memory 3 decreases to a predetermined level, and control is performed for halting input data loading, upon detecting that the warning status flag 409 is enabled, while restart information for restarting output of the input data is held.
バッファーメモリー部３の空き容量が減少し所定の容量になったときにワーニングステータスフラグ４０９を有効とし、ワーニングステータスフラグ４０９が有効であることを検知すると、入力データの取込み停止の制御を行うと共に、前記入力データの出力を再開させるための再開情報を保持するデータ制御回路１を提供する。 - 特許庁 - The control module is configured so as to separate attribute information from saving data, which are read from the flash memory with the predetermined size, store the attribute information in an attribute information storage buffer and transfer user data contained in the saving data to a saving data storage region during a writing operation including a read modify write operation of data, of which sizes are smaller than the predetermined size.
前記制御モジュールは、前記サイズ単位未満のデータの書き換えを含む書き込み動作時に、前記フラッシュメモリから読み出した前記サイズ単位の退避データから属性情報を分離して属性情報格納用バッファに格納し、前記退避データに含まれるユーザデータを退避データ格納領域に転送する構成である。 - 特許庁 - It includes means (12) for the identification, from a valued directed multi-graph made up of the union of several distinct processing graphs and divided into several valued directed sub-multi-graphs (54, 56, 58) called chunks, and whose input and output nodes are buffer memory nodes of the multi-graph, of a coordination module (16, 26, 34) for each chunk.
それは、複数の異なる処理グラフを結合することによって形成され、チャンクと呼ばれる値付きの複数の有向サブマルチグラフ（５４，５６，５８）に分割され、その入力および出力ノードがマルチグラフのバッファメモリノードである、値付きの有向マルチグラフから、各チャンクに関する調整モジュール（１６，２６，３４）を特定するための手段１２を含む。 - 特許庁 - When zoom-in operation is performed by a user (Y in S3), whether a zoom lens 3 is positioned at the Wide end is determined (S4), and when the zoom lens is determined to be positioned at the Wide end, image data picked up by a CCD 5 are stored as sub-image data in a buffer memory, and the stored sub-image 22 is displayed together with a through image (S5).
ユーザによってズームアップ操作が行なわれると（Ｓ３でＹ）、ズームレンズ３がＷｉｄｅ端に位置しているか否かを判断し（Ｓ４）、ズームレンズがＷｉｄｅ端に位置していると判断するとＣＣＤ５により撮像された画像データをサブ画像データとしてバッファメモリに記憶し該記憶したサブ画像２２をスルー画像とともに表示させる（Ｓ５）。 - 特許庁 - A command register 15 and a command decoder 16 are built in a memory control circuit 3 and erasing operation, 1st writing operation and 2nd writing operation are allowed to be controlled by each command from a CPU 1 and each operation is performed independently, so that the conventional reading operation of recall 1 and recall 2 is removed and a flag circuit is removed from a buffer circuit.
メモリ制御回路３内にコマンドレジスタ１５とコマンドデコーダ１６を設け、消去動作、第１の書込動作、第２の書込動作をＣＰＵ１からのコマンドによって制御可能とすることにより、各々の動作を独立して制御することより、従来のリコール１、リコール２の読み出し動作をなくし、また、バッファ回路に設けられたフラグ回路を除去した。 - 特許庁 - A control section 1 records the voice data of a telephone conversation partner in a receiving voice buffer 12 when a call is terminated, extracts the voice data of a specific phrase from the recorded voice data when telephone conversation is ended, and registers a new telephone conversation partner record in a phone book memory 11 or updates an existing telephone conversation partner record by using the extracted voice data and an originator ID.
制御部１は、着信があったとき、通話相手の音声データを受信音声バッファ１２に記録し、通話終了時、記録した音声データの中から特定フレーズの音声データを抽出し、これと発信者ＩＤとを用い、電話帳メモリ１１における新規通話相手レコードの登録または既存の通話相手レコードの更新を行う。 - 特許庁 - An image extracting/compositing means 41 reads out image data representing the first picture and the second picture from a buffer memory 33, detecting a region of object's movement reflected on the first and second pictures by taking the difference of these two image data, and extracts a region of movement from the first and second pictures.
画像抽出・合成手段４１は、バッファメモリ３３から第１の画像および第２の画像を表す画像データを読み出し、２つの画像データの差分をとることにより、第１の画像および第２の画像に映し出された被写体の動きのある領域を検出し、第１の画像および第２の画像から動きのある領域を抽出する。 - 特許庁 - To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.
２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁 - This page buffer operation method of the nonvolatile memory device activates only a first latch section included in each of a plurality of page buffers and inactivates a second latch section in the case of a copy back program operation, and activates the first latch section or the second latch section in the case of program operation, read operation, and verification operation.
本発明の不揮発性メモリ装置のページバッファ動作方法は、コピーバックプログラム動作の際には複数のページバッファそれぞれに含まれた第１ラッチ部のみを活性化させ、第２ラッチ部を非活性化させ、プログラム、読み出しおよび検証動作の際には前記第１ラッチ部または前記第２ラッチ部を活性化させることを特徴とする。 - 特許庁 - A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.
メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁 - Each time measurement results (distances and signal intensities) in the respective directions are input, as radar videos, into an input buffer 1, a coordinate calculation part 4 reads out, from the memory 2, the coordinates of the starting point and endpoint of each of the line segments corresponding to respective directions to calculate a coordinate disposition expressing line segments together connecting the coordinates of the read-out line segments.
レーダビデオとして各方位それぞれの測定結果（距離及び信号強度）が入力バッファ１に入力される毎に、座標計算部４は各方位に対応する線分の始点及び終点座標を始点終点メモリ２から読み出し、読み出された始点及び終点座標を結ぶ線分を表す座標配列を計算する。 - 特許庁 - Inputted image data of which at least one of the number of pixels in the horizontal direction and the number of pixels in the perpendicular direction is not integer multiples of the number of unit images of a compression processing unit block is written in the buffer memory, a part without effective inputted image data is complemented by a value of nearby effective inputted image data and outputted in the block interleave form.
水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する。 - 特許庁 - Then a rendering unit 12 draws a picture in the buffer memory 125, so as to detect the inclination of the edge part of the image by selecting one inclination detecting filter most applicable to the inclination among the inclination detecting filters and to smooth the pixel value of the edge part through the use of the smoothing filter corresponding to the detected inclination.
そして、レンダリングユニット１２が、画像をバッファメモリ１２５に描画し、この画像のエッジ部分の傾きを、複数の傾き検出フィルタの中から当該傾きに最も適合する１つの傾き検出フィルタを選定することにより検出するとともに、検出した傾きに応じた平滑化フィルタでエッジ部分の画素値を平滑化する。 - 特許庁 - To provide an image reader capable of reducing an image read time by restarting an image read operation at an interrupted position even when the image reading is interrupted during reading an image, suppressing occurrence of scanning deviation at the interrupted position with a simple operation and eliminating the need for a buffer memory with a large capacity.
画像読取中に、その画像読取動作を中断した場合でも、その中断した位置から画像読取動作を再開することで画像読取時間の短縮化を図ることができ、中断位置でのスキャンズレの発生を簡単な操作で抑制できるようにした大容量のバッファメモリを必要としない画像読取装置を提供する。 - 特許庁 - To enable high-speed processing regardless of resolution and whether it is a pattern image or not in an image data processor adapted to fetch raster data required for plotting an image from a storage device storing the raster data and delivering the same to a vector data processor when the vector data processor for analyzing vector data plots an image in a buffer memory.
ベクタデータを解析するベクタデータ処理装置がバッファメモリ内に画像を描画する際に、その画像描画に必要となるラスタデータを、これを格納した記憶装置から取り出して前記ベクタデータ処理装置に受け渡す画像データ処理装置において、解像度の相違やパターン画像であるか否か等に拘わらず、高速処理を可能にする。 - 特許庁 - The dummy output period is provided to secure a period in which interpolation processing is performed, and consequently readout processing for a pixel signal from the solid-state imaging device 10 and write processing to a line buffer memory 312, and horizontal interpolation processing in a horizontal interpolation processing part 314 and vertical interpolation processing in a vertical resolution conversion processing part 320 are performed simultaneously in parallel.
ダミー出力期間を設けることで、補間処理を行なう期間を確保し、これにより、固体撮像素子１０からの画素信号の読出処理やラインバッファメモリ３１２への書込処理と水平補間処理部３１４における水平補間処理や垂直解像度変換処理部３２０における垂直補間処理とを同時並行的に実施する。 - 特許庁 - A drawing control unit 100 for deflecting an electron beam to perform drawing on a desired position of a sample surface makes graphic data include specified information on a least deflection address unit (LSB) and retrieves LSB every time it calls the graphic data within a pattern from a buffer memory, thereby allowing the changeover of LSB by a gain switch 7 of an analog control unit 6.
電子ビームを偏向して試料面の所望の位置へ描画する描画制御部１００は、描画パターンの図形データに最小偏向アドレス単位（ＬＳＢ）の指定情報を持たせ、パターン内の図形データをバッファメモリ１から呼び出す度にＬＳＢを取り出し、アナログ制御部６のゲイン切替７によってＬＳＢ切替を可能にしている。 - 特許庁 - When an optical disk is inserted, a controller reads a directory/ file management area, obtains the size of the directory/file management information from the head address and end address, secures a cache area (X) dedicated to the directory/file management information on a buffer memory corresponding to the size and stores and preserves all the directory/file management information read from the optical disk.
コントローラは、光ディスクが挿入されたとき、ディレクトリ／ファイル管理領域を読んでその先頭アドレスと最終アドレスとからディレクトリ／ファイル管理情報のサイズを求め、そのサイズに応じてバッファメモリ上にディレクトリ／ファイル管理情報専用キャッシュ領域（Ｘ）を確保し、光ディスクから読み出したディレクトリ／ファイル管理情報を全て記憶して保存する。 - 特許庁 - The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.
メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁 - The retrieved packet is read at each packet unit and multiplexed on a time axis by a packet multiplex processor 3 after storage into a buffer memory 2 for packet multiplex at each HW, then inputted to a common part 11 consisting of a data link layer processor 4, a page divider 5, INF part 6 of data link layer processing and VOQ processor 8.
抽出されたパケットは、各ＨＷ毎にパケット多重用バッファメモリ部２に蓄積された後、パケット単位で読み出されてパケット多重処理部３により時間軸上にパケット多重されて、データリンクレイヤ処理部４、ｐａｇｅ分割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処理部８からなる共通部１１へ入力される。 - 特許庁 - A communication processing section 32 receives an IP packet storing transmitted IS packets in a segmented state and a control section 43 of a stream processing section 41 buffers the segmented TS packets being a payload of the IP packet to a buffer memory every time acquiring the IP packet, extracts buffered data by each size of the TS packets and outputs the data to a decoder 33.
通信処理部３２は、分断されたＴＳパケットを格納しているＩＰパケットを受信し、ストリーム処理部４１において、制御部４３はＩＰパケットが取得されるたびにそのペイロードである分断されたＴＳパケットをバッファメモリにバッファリングすると共に、バッファリングされたデータをＴＳパケットのサイズごとに取り出してデコーダ３３へ出力する。 - 特許庁 - Using information mi of motion compensating vectors, etc. stored in a buffer memory 108 in the form of pairs with pixel data of an image signal Va corresponding to pixel data at an interested position on an image signal Vb, a classifier 122 obtains a class code CL showing the class to which pixel data y at the interested position on the image signal Vb belong.
クラス分類部１２２は、画像信号Ｖｂにおける注目位置の画素データに対応した画像信号Ｖａの画素データと対となってバッファメモリ１０８に格納されている動き補償用ベクトルの情報ｍｉ等を用いて、当該画像信号Ｖｂにおける注目位置の画素データｙが属するクラスを示すクラスコードＣＬを得る。 - 特許庁 - To provide an image compression coder that can obtain a compression coded image of a film source with high quality by optimizing a data quantity remaining in an input buffer memory of a decoder just before decoding an I picture in the case of coding in compliance with the MPEG-2 video standards after applying inverse telecine processing to a telecine image signal to eliminate repeating fields.
テレシネ画像信号をインバース・テレシネ処理して繰り返しフィールドを除去した後にＭＰＥＧ−２ｖｉｄｅｏ規格に準拠した符号化処理を行う場合に、Ｉピクチャの復号化直前での、デコーダ側の入力バッファメモリに残留するデータ量を最適化し、高い品質でのフィルム素材の圧縮符号化画像を得る。 - 特許庁 - Although the data writing speed to the hard disk 24 is fluctuated and may be below the data transfer speed of the input data, overrun of the input data can be prevented by the combination of the hardware FIFO of the input buffer circuit 14 and the software FIFO by the system memory 20 even if the the writing speed of the hard disk drops, and stable long-time data recording can be performed.
ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
