「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 64 65 次へ＞- Encoded data read from a buffer memory are recorded in the innermost circumferential area #1 of an optical disk rotating at a constant rotational speed with 0. 4 X speed for a fixed period of time, and subsequently recorded in the outermost circumferential area #n with 1. 0 X speed for a fixed period of time after making the optical pickup seek the outermost circumferential area #n.
バッファメモリから読み出された符号化データは、一定回転数で回転している光ディスクの最内周領域＃１に対して０.４倍速で一定期間記録され、続いて光ピックアップを最外周領域＃ｎへシークした後、その最外周領域＃ｎに対して１.０倍速で一定期間記録される。 - 特許庁 - Consequently, when the prediction is hit, a time up to display showing the readout preparations are made is shortened and even if the selecting direction of the image is contrary to the prediction, the selected image is held in the buffer memory without fail, thereby shortening the time needed to display the image.
これにより、予測が的中した場合は読み出し準備が為されていることで表示までの時間短縮が図られるのはもちろん、画像の選択方向が予測と反した場合にもバッファメモリ内にその選択画像が必ず保持できている状態とすることができ、画像の表示に要する時間を短縮できる。 - 特許庁 - When the camera portion 25 outputs subject image data captured every predetermined time through a camera I/F26 based on the order of the continuous imaging, the controller 20 once stores the date in a buffer memory of a RAM20b, and updates a subject image every predetermined time to display a mirror image on a sub-display portion 18.
カメラ部２５は、連続撮影命令に基づいて、所定時間毎に撮影した被写体画像データをカメラＩ／Ｆ２６を経由して出力すると、制御部２０はＲＡＭ２０ｂのバッファーメモリに一旦格納し、サブ表示部１８に被写体画像を所定時間毎に更新してミラー画像を表示する。 - 特許庁 - A display item storage part 48 stores an icon indicating the storage destination or an icon or a text indicating the situation of use such as the communication situation or the photographing situation and when the icon or the text is transferred to an on-screen buffer memory 46 as the situation demands, it is displayed on an LCD 44 while being overlapped with the photographed image.
表示アイテム記憶部４８には、保存先を示すアイコンや通信状況または撮影状況などの使用状況を示すアイコンまたはテキストが格納され、状況に応じてオンスクリーン用バッファメモリ４６へ転送されると、撮影画像とオーバーラップされてＬＣＤ４４に表示される。 - 特許庁 - Moving images are continuously generated from generation image signals, the moving images are stored (S402), a scene in which a change amount in the luminance value of a subject is greater than a threshold, is selected from the moving images (S404) and extracted as a rec review image, and the rec review image is stored in a buffer memory (S409).
連続的に生成画像信号から動画像を生成し、その動画像を記憶する（Ｓ４０２）とともに、その動画像の中から被写体の輝度値の変化量が閾値よりも大きいシーンを選択して（Ｓ４０４）レックレビュー用画像として抽出し、そのレックレビュー用画像をバッファメモリに記憶する（Ｓ４０９）。 - 特許庁 - After control clock signal generating circuits 1a to 1l convert plural external clock signals to plural internal clock signals having an internal signal level by each input buffer amplifier, and generate control clock signals controlling operation of a semiconductor memory based on converted plural internal clock signals.
制御クロック信号発生回路１ａ乃至１ｌは、複数の外部クロック信号をそれぞれ各入力バッファアンプにより内部信号レベルを有する複数の内部クロック信号に変換した後、変換された複数の内部クロック信号に基づいて半導体記憶装置の動作を制御する制御クロック信号を発生する。 - 特許庁 - The error/correcting circuit 6 comprises a first error/correction computing circuit 9 which performs an error/correcting to a line code of product code blocked PI sequence stored in a buffer memory 5 and a second error/ correcting computing circuit 10 which performs an error/correcting for a line code of PO sequence.
誤り訂正回路６は、バッファメモリ５に格納された積符号ブロック化されたＰＩ系列のライン符号に対して誤り訂正を行なう第１の誤り訂正演算回路９と、ＰＯ系列のライン符号に対して誤り訂正を行なう第２の誤り訂正演算回路１０とを備えている。 - 特許庁 - This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.
これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁 - The storage device, its controller and its data storage control method sequentially write the write command (1) data and the write command (2) data temporarily stored in the buffer memory on the magnetic disk from the time receiving the write command (4) which is the received command after detecting the vibrations until a certain time passes.
本発明の記憶装置用制御装置、記憶装置およびそのデータ記憶制御方法は、既にバッファメモリに一時記憶されているライトコマンド（１）データ、ライトコマンド（２）データを、振動を検出してから受領したライトコマンドであるライトコマンド（４）受領から一定時間が経過するまで、順次磁気ディスクへ書き込む。 - 特許庁 - In the case that a half-depression timer function acts and power is turned off by a power source control part 31a in the middle of photographing a set number of frames in the multiple exposure photographing, a storage control part 31b transfers image data of photographed frames, which is stored in a buffer memory 23, to a storage medium 30 to be stored.
多重露出撮影において設定されたコマ数の撮影途中で、半押しタイマー機能が働き電源制御部３１ａにより電源がオフされる場合に、記憶制御部３１ｂは、バッファメモリー２３に記憶されていた撮影済みのコマの画像データを記憶媒体３０に転送し記憶させる。 - 特許庁 - The number of the sectors to be thinned is made large when the number of the required sectors is large and the number of sectors to be thinned is made small when the number of the required sectors is small so that the number of the frames included in one or each of the plurality of effective sectors having consecutive addresses read from the buffer memory 16 is controlled so as to be constant.
必要なセクター数が多い場合には、間引くセクター数を多くし、必要なセクター数が少ない場合には、間引くセクター数を少なくし、バッファメモリ１６から読み出される１つまたはアドレスが連続する複数の有効セクターのそれぞれに含まれるフレーム数を一定に制御する。 - 特許庁 - To provide an optical disk unit and rotation speed controlling method which can regulate total noise of the optical disk unit and external devices connected to the same by switching a rotation speed of an optical disk between a high X speed mode and low X speed mode depending on usage rate of a buffer memory.
本発明はバッファメモリの使用率によって光ディスクの回転速度を高倍速モードと低倍速モードとを切り替えて、光ディスク装置とそれに接続された外部機器との総合した騒音を抑えることができる光ディスク装置及びその回転速度制御方法を提供することを目的とする。 - 特許庁 - When the mobile telephone 20 is connected to the conversion adaptor 40 and receives a display switching signal from the controller 50, a CPU 23 respectively supplies image display data to a video memory 44, voice data to a voice buffer 46, displays the image on the television monitor 60 and outputs a voice from a speaker of the television monitor 60.
携帯電話機２０が変換アダプタ４０に装着接続され、コントローラ５０から表示切換信号が与えられると、ＣＰＵ２３は、画像表示データをビデオメモリ４４に、音声データを音声バッファ４６にそれぞれ供給してテレビモニタ６０に画像表示させるとともに、テレビモニタ６０のスピーカから音声を出力させる。 - 特許庁 - If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.
ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁 - The storage area of this memory 23 is divided into a head cache part 24 capable of storing a data amount equivalent to a maximum seek execution time at least and caching data in the head of the streaming data read out of the optical disk 10 and a ring buffer part 25 for buffering data after the head portion in the form of ring.
このメモリ２３の記憶領域は、少なくとも最大シーク実行時間分に相当するデータ量を記憶でき且つ光ディスクク１０から読み出されたストリーミングデータの先頭部分のデータをキャッシュする先頭キャッシュ部２４と、その先頭部分以降のデータをリング状にバッファリングするリングバッファ部２５とに分けられる。 - 特許庁 - To provide a forwarding apparatus or the like in a system supporting PPP multi-link, copying/deleting only meta data information in a packet stored in a buffer of a memory, and performing packet fragmentation for multi-linking and packet copying for multicast traffic processing in the PPP multi-link, to thereby improve performance of a forwarding engine.
メモリのバッファに格納されたパケットのメタデータ情報のみを複写／削除し、PPPマルチリンクでマルチリンクに対するパケット分割とマルチキャストトラフィック処理のためのパケット複写とを行うことで、フォーワーディングエンジンの性能を向上させるPPPマルチリンクを支援するシステムでのフォーワーディング装置等を提供する。 - 特許庁 - When a recording error occurs during recording operation, as shown in Fig. (e), data recording is restarted from an address N blocks short of a pointer Ep where the error occurred, and as shown in Fig. (f) and Fig. (g), data are recorded onto the buffer memory 17 while the recorded data are held with the Wp and the Rp being separated with N tracks.
記録動作中に記録エラーが発生すると、図３（ｅ）のように、エラーが発生したポインタＥｐよりＮトラック分手前のアドレスからデータ記録を再開し、図３（ｆ）、図３（ｇ）のように、ＷｐとＲｐとをＮトラック分隔てて、この記録済みデータを保持しながら、データをバッファメモリ１７上に記録する。 - 特許庁 - A main control part 20 calculates the data quantity of encoded data for recording for 1 VOBU with an ECC size (S2), acquires the free capacity of a buffer memory 13 (S4→S5), when the free capacity with 1 ECC block size exists, outputs the data for recording for 1 VOBU by unit of an ECC block size (S6→S7).
メイン制御部２０は、エンコードされた１ＶＯＢＵ分の記録用データのデータ量をＥＣＣサイズで算出する（Ｓ２）とともに、バッファメモリ１３の空き容量を取得し（Ｓ４→Ｓ５）、１ＥＣＣブロックサイズの空き容量が存在すれば、１ＶＯＢＵの記録用データをＥＣＣブロックサイズ単位で出力する（Ｓ６→Ｓ７）。 - 特許庁 - A control signal generating part 7 inputs an interpolating direction control signal from a 2 : 3 pull-down phase detecting part 1, and controls a buffer memory 6 so as not to write any signal from the double speed conversion selector circuit 4 in a field whose field odd number/even number is the same as that of the previous field among three fields obtained by resolving one frame of a movie film.
制御信号生成部７は、2:3プルダウン位相検出部１からの補間方向制御信号を入力し、映画フィルムの1コマが3フィールドに分解されたもののうち、フィールド番号の奇数／偶数が前と同じフィールドの期間、倍速変換セレクタ回路４からの信号を書き込まないようにバッファメモリ６を制御する。 - 特許庁 - A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.
ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁 - When the power circuit of the controller 11 is turned on, an analog switch of the controller 10 is switched to select a standby buffer and control data stored in the nonvolatile memory are read out, sent to the controller 11 through the backup connector 16, signal cable 13, and 2nd connector 25, and written to the nonvolatile memory.
このように構成すると、コントローラ１０が故障した場合、このコントローラ１０のコネクタ１６とバックアップ用コントローラ１１のコネクタ２５を信号ケーブル１３を介して接続することにより、バックアップ回路により不揮発性メモリ４のデータを不揮発性メモリ２０へ移して保存することができ、故障したコントローラ１０を新たなコントローラ１０と交換した後、この新設のコントローラ１０に対してバックアップ用コントローラ１１から保存したデータを書き込むことができる。 - 特許庁 - A dummy period is provided which does not contribute to readout processing and writing processing by extending cycles of a horizontal synchronizing signal supplied to a drive control section 96 (12c) at the same rate with the magnification of electronic zooming when pixel information is read out of a solid-state imaging device 10 in a horizontal scanning direction and the read-out pixel information is written in a line buffer memory 312.
水平走査方向に画素情報を固体撮像素子１０から読み出したり、読み出した画素情報をラインバッファメモリ３１２に書き込んだりする際に、電子ズームの倍率と同じ割合で駆動制御部９６（１２ｃ）へ供給される水平同期信号の周期を延長して、読出処理や書込処理に寄与しないダミー期間を設ける。 - 特許庁 - Using information mi of motion compensating vectors, etc. stored in a buffer memory 108 in the form of pairs with pixel data of an image signal Va corresponding to pixel data at an interested position on an image signal Vb, a classifier 122 obtains a class code CL showing the class to which pixel data y at the interested position on the image signal Vb belong.
クラス分類部１２２は、画像信号Ｖｂにおける注目位置の画素データに対応した画像信号Ｖａの画素データと対となってバッファメモリ１０８に格納されている動き補償用ベクトルの情報ｍｉ等を用いて、当該画像信号Ｖｂにおける注目位置の画素データｙが属するクラスを示すクラスコードＣＬを得る。 - 特許庁 - To provide an image compression coder that can obtain a compression coded image of a film source with high quality by optimizing a data quantity remaining in an input buffer memory of a decoder just before decoding an I picture in the case of coding in compliance with the MPEG-2 video standards after applying inverse telecine processing to a telecine image signal to eliminate repeating fields.
テレシネ画像信号をインバース・テレシネ処理して繰り返しフィールドを除去した後にＭＰＥＧ−２ｖｉｄｅｏ規格に準拠した符号化処理を行う場合に、Ｉピクチャの復号化直前での、デコーダ側の入力バッファメモリに残留するデータ量を最適化し、高い品質でのフィルム素材の圧縮符号化画像を得る。 - 特許庁 - Reception data 203 read from a reception FIFO memory 202 are compared with the header information of a setting table 205 by a comparator 204, and the priority information of the reception data or the necessary/unnecessary of copy of the data is discriminated by a buffer management part 209 by using the corresponding parameter, and the necessary number of addresses are supplied to a DMA controller 213.
受信ＦＩＦＯメモリ２０２から読み出された受信データ２０３は比較器２０４で設定テーブル２０５のヘッダ情報と比較され、対応するパラメータを用いてバッファ管理部２０９が受信データのプライオリティ情報やそのデータのコピーの要否を判別して、必要な数のアドレスをＤＭＡコントローラ２１３に供給する。 - 特許庁 - Although the data writing speed to the hard disk 24 is fluctuated and may be below the data transfer speed of the input data, overrun of the input data can be prevented by the combination of the hardware FIFO of the input buffer circuit 14 and the software FIFO by the system memory 20 even if the the writing speed of the hard disk drops, and stable long-time data recording can be performed.
ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 - 特許庁 - An encoding control part 126 controls a bit use amount of encoding processing so as to make a code amount of an output ES to be a proper amount, and instructs a frame skip control part 127 to perform frame skipping for a predetermined period, skipping frames for the predetermined period by on/off of a switching circuit 122 when the code amount exceeds an allowable amount of a buffer memory 124.
符号化制御部１２６は、出力ＥＳの符号量が適正量となるように符号化処理のビット使用量を制御し、符号量がバッファメモリ１２４の許容量を超える場合には、フレームスキップ制御部１２７に所定期間のフレームスキップを指示し、スイッチ回路１２２のオン・オフ制御によってフレームを所定期間スキップさせる。 - 特許庁 - After a buffer layer 11, a channel layer 12, a spacer layer 13, an electron supplying layer 14, and a contact layer 15 are sequentially grown on a substrate 10; the substrate 10 is taken out from the vapor growth apparatus, and a non-alloy contact layer 16 is additionally grown on the contact layer 15 with the other vapor growth apparatus to eliminate adverse effect of the memory effect.
基板１０上にバッファ層１１、チャネル層１２、スペーサ層１３、電子供給層１４、コンタクト層１５を順次成長させた後、その基板１０を気相成長装置から取り出し、他の気相成長装置でコンタクト層１５上にノンアロイコンタクト層１６を別途成長させてメモリー効果の影響を排除するようにしたものでる。 - 特許庁 - An HDD driver acquires a buffer for data transfer as a physical address from memory management (S90), and performs the mount processing of a file system for dividing an HDD into a file system for log recording and a file system for image formation (S91), and divides the HDD into a partition where a file data section is stored and a partition where a file information part is stored.
まず、ＨＤＤドライバは、データ転送用バッファを、メモリ管理から物理アドレスとして取得しておき（Ｓ９０）、その後、ＨＤＤをログ記録用ファイルシステムと画像形成用ファイルシステムとに区分けするファイルシステムのマウント処理を行って（Ｓ９１）、ＨＤＤをファイルデータ部を記憶するパーティションと、ファイル情報部を記憶するパーティションとに区分けする。 - 特許庁 - Inputted image data of which at least one of the number of pixels in the horizontal direction and the number of pixels in the perpendicular direction is not integer multiples of the number of unit images of a compression processing unit block is written in the buffer memory, a part without effective inputted image data is complemented by a value of nearby effective inputted image data and outputted in the block interleave form.
水平方向画素数及び垂直方向画素数の少なくとも一方が圧縮処理単位ブロックの単位画素数の整数倍でない入力画像データを前記バッファメモリに書き込んで、有効入力画像データが無い部分については近傍の有効入力画像データの値で補完してブロックインターリーブ形式で出力する。 - 特許庁 - Each time measurement results (distances and signal intensities) in the respective directions are input, as radar videos, into an input buffer 1, a coordinate calculation part 4 reads out, from the memory 2, the coordinates of the starting point and endpoint of each of the line segments corresponding to respective directions to calculate a coordinate disposition expressing line segments together connecting the coordinates of the read-out line segments.
レーダビデオとして各方位それぞれの測定結果（距離及び信号強度）が入力バッファ１に入力される毎に、座標計算部４は各方位に対応する線分の始点及び終点座標を始点終点メモリ２から読み出し、読み出された始点及び終点座標を結ぶ線分を表す座標配列を計算する。 - 特許庁 - A translucent processing is performed by a translucent section 132c, utilizing a frame buffer 81 in which a lettering image is written, a Z-value memory 81 storing a distance Z from the visual point of a virtual camera for each pixel, pixel data comprising pixels read out at its pixel order position and averaged by a filter 132b, original pixels and transparency.
レンダリングされた画像が書き込まれるフレームバッファ８１、画素毎に疑似カメラ視点からの距離Ｚを記憶するＺ値メモリ８１と、画素順位置に画素データを順次読み出し、フィルタ１３２ｂで平均化し、平均化された画素データと原画素データ及び透明値を利用して半透明処理部１３２ｃで半透明処理を行う。 - 特許庁 - A virtual printer buffer 120 temporarily accumulates the printing data (printing job) sent from a personal computer 20, printing data given by an image reading unit 133 and printing data transmitted from an image memory 132 and applies the predetermined printing setting to the printing job concerned when summarizing two or more printing data and outputting it as one printing job.
仮想プリンタバッファ１２０は、パーソナルコンピュータ２０から送られてきた印刷データ（印刷ジョブ）、画像読取部１３３から与えられた印刷データ及び画像メモリ１３２から転送されてきた印刷データを一時的に蓄積し、２個以上の印刷データをまとめて１個の印刷ジョブとして出力する際に、当該印刷ジョブに所定の印刷設定を適用する。 - 特許庁 - A transmitting side attaches resending identification information to an RLC PDU obtained by dividing an RLC SDU and transmitting the RLC PDU with the resending identification information, and a receiving side refers to the resending identification information attached to the received RLC PDU, stores only the RLC PDU having the same resending identification information as a set assumed value in a buffer memory and assembles the RLC SDU from the RLC PDU having the same resending identification information.
送信側において、RLC SDUを分割したRLC PDUに再送識別情報を付して送信し、受信側では、受信したRLC PDUに付された再送識別情報を参照し、設定された想定値と同一の再送識別情報を有するRLC PDUのみをバッファメモリに格納し、同一の再送識別情報を有するRLC PDUからRLC SDUを組み立てる。 - 特許庁 - In addition, the image processor includes an effective image data presence/absence decision circuit 176 which decides whether or not there is the effective inputted image data corresponding to pixels to be outputted and a data complement circuit 178 which reads the effective inputted image data near the pixels to be outputted from the buffer memory and outputs it when it is decided that there is no effective inputted image data.
出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路１７６と、有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路１７８を含む。 - 特許庁 - The control module is configured so as to separate attribute information from saving data, which are read from the flash memory with the predetermined size, store the attribute information in an attribute information storage buffer and transfer user data contained in the saving data to a saving data storage region during a writing operation including a read modify write operation of data, of which sizes are smaller than the predetermined size.
前記制御モジュールは、前記サイズ単位未満のデータの書き換えを含む書き込み動作時に、前記フラッシュメモリから読み出した前記サイズ単位の退避データから属性情報を分離して属性情報格納用バッファに格納し、前記退避データに含まれるユーザデータを退避データ格納領域に転送する構成である。 - 特許庁 - It includes means (12) for the identification, from a valued directed multi-graph made up of the union of several distinct processing graphs and divided into several valued directed sub-multi-graphs (54, 56, 58) called chunks, and whose input and output nodes are buffer memory nodes of the multi-graph, of a coordination module (16, 26, 34) for each chunk.
それは、複数の異なる処理グラフを結合することによって形成され、チャンクと呼ばれる値付きの複数の有向サブマルチグラフ（５４，５６，５８）に分割され、その入力および出力ノードがマルチグラフのバッファメモリノードである、値付きの有向マルチグラフから、各チャンクに関する調整モジュール（１６，２６，３４）を特定するための手段１２を含む。 - 特許庁 - In a data control circuit 1, a warning status flag 409 is enabled when the free space in the buffer memory 3 decreases to a predetermined level, and control is performed for halting input data loading, upon detecting that the warning status flag 409 is enabled, while restart information for restarting output of the input data is held.
バッファーメモリー部３の空き容量が減少し所定の容量になったときにワーニングステータスフラグ４０９を有効とし、ワーニングステータスフラグ４０９が有効であることを検知すると、入力データの取込み停止の制御を行うと共に、前記入力データの出力を再開させるための再開情報を保持するデータ制御回路１を提供する。 - 特許庁 - When zoom-in operation is performed by a user (Y in S3), whether a zoom lens 3 is positioned at the Wide end is determined (S4), and when the zoom lens is determined to be positioned at the Wide end, image data picked up by a CCD 5 are stored as sub-image data in a buffer memory, and the stored sub-image 22 is displayed together with a through image (S5).
ユーザによってズームアップ操作が行なわれると（Ｓ３でＹ）、ズームレンズ３がＷｉｄｅ端に位置しているか否かを判断し（Ｓ４）、ズームレンズがＷｉｄｅ端に位置していると判断するとＣＣＤ５により撮像された画像データをサブ画像データとしてバッファメモリに記憶し該記憶したサブ画像２２をスルー画像とともに表示させる（Ｓ５）。 - 特許庁 - A sum-of-product computing part 36 reads out a musical sound signal data from a musical sound signal buffer 35, reads out the impulse response coefficient including the corrected impulse response coefficient in the crossfading section, from the correction coefficient memory 34, multiplies the musical sound signal data by the corresponding impulse response coefficient, sums up multiplied results, and outputs a summed-up result.
積和演算部３６は、楽音信号バッファ３５から楽音信号データを読み出し、補正係数メモリ３４からクロスフェード区間における補正されたインパルス応答係数を含むインパルス応答係数を読み出して、楽音信号データと対応するインパルス応答係数とを乗算して、当該乗算結果を累算して、累算結果を出力する。 - 特許庁 - This ROM patching device includes (1) a patch buffer for storing a first replacement cache line containing a first new instruction suitable for replacing at least a portion of the codes in the ROM, (2) a lockable cache, and (3) a core processor logic operable to read from an associated memory a patch table containing a first table entry.
本発明に基づくＲＯＭパッチング装置は、（１）ＲＯＭ内のコードの少なくとも一部を置換するのに適した第一新命令を包含する第一置換キャッシュラインを格納するパッチバッファ、（２）ロック可能なキャッシュ、（３）第一テーブルエントリを包含するパッチテーブルを関連するメモリから読取るべく動作可能なコアプロセッサ論理を有している。 - 特許庁 - In a moving image processing device 1, a motion detecting/motion compensation processing section 80 as a coprocessor for performing motion detection processing having a large amount of operation is added to a processor 10 for managing the entire coding and decoding of a moving image, and the buffer of a configuration is provided in which addressing is performed for a plurality of memory banks by interleaving.
動画像処理装置１においては、動画像の符号化あるいは復号化処理全般を管理するプロセッサ１０に対し、演算量の多い処理である動き検出処理を行うコプロセッサである動き検出／動き補償処理部８０を付加し、インターリーブによって複数のメモリバンクにアドレッシングされた構成のバッファを備えることとする。 - 特許庁 - When data (AAH) irrelevant to recording data has been stored in a lower address (even address) of head word data of the run length compressed recording data stored in a receiving buffer section 42 (main memory), the irrelevant byte data of the lower address of the word data including the head byte data is nullified by masking to be developed by a decode circuit 28.
受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のワードデータの下位アドレス（偶数アドレス）に記録データとは無関係なデータ（ＡＡＨ）が格納されている場合には、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。 - 特許庁 - The printer controller comprises a CPU (1), a main printer controller (2), a main memory (3) for storing results of writing or code data, a compression/expansion module (4) having a Video control function, a buffer (5) for storing data temporarily in order to Video output at the time of extension printing, and a printer engine (6).
このプリンタコントローラは、ＣＰＵ（１）、メインプリンタコントローラ（２）、描画結果または符号データを格納するためのメインメモリ（３）、圧縮伸長処理を行い、Ｖｉｄｅｏ制御機能をもつ圧縮伸長処理用モジュール（４）、伸長印字時にＶｉｄｅｏ出力するために一時データを保管するためのバッファ（５）、プリンタエンジン（６）とで構成される。 - 特許庁 - During a horizontal blanking term (H_BLK) while outputting Video data from a multiplexer using eight signal lines, a multiplexer MUX is switched by a switching signal synchronized to a horizontal synchronizing signal of the Video data, and LCD data are supplied to a line memory that is a display buffer by using 18 pieces of signal lines (DATA "0 to 17").
Ｖｉｄｅｏデータをマルチプレクサから８本の信号線を使って出力させているときの水平ブランキング期間中（Ｈ＿ＢＬＫ）に、Ｖｉｄｅｏデータの水平同期信号に同期した切替信号によってマルチプレクサＭＵＸを切り替えて、ＬＣＤデータを１８本の信号線（ＤＡＴＡ［０〜１７］）を使って表示用バッファであるラインメモリに供給する。 - 特許庁 - An image extracting/compositing means 41 reads out image data representing the first picture and the second picture from a buffer memory 33, detecting a region of object's movement reflected on the first and second pictures by taking the difference of these two image data, and extracts a region of movement from the first and second pictures.
画像抽出・合成手段４１は、バッファメモリ３３から第１の画像および第２の画像を表す画像データを読み出し、２つの画像データの差分をとることにより、第１の画像および第２の画像に映し出された被写体の動きのある領域を検出し、第１の画像および第２の画像から動きのある領域を抽出する。 - 特許庁 - To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.
２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁 - This page buffer operation method of the nonvolatile memory device activates only a first latch section included in each of a plurality of page buffers and inactivates a second latch section in the case of a copy back program operation, and activates the first latch section or the second latch section in the case of program operation, read operation, and verification operation.
本発明の不揮発性メモリ装置のページバッファ動作方法は、コピーバックプログラム動作の際には複数のページバッファそれぞれに含まれた第１ラッチ部のみを活性化させ、第２ラッチ部を非活性化させ、プログラム、読み出しおよび検証動作の際には前記第１ラッチ部または前記第２ラッチ部を活性化させることを特徴とする。 - 特許庁 - A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.
メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁 - The retrieved packet is read at each packet unit and multiplexed on a time axis by a packet multiplex processor 3 after storage into a buffer memory 2 for packet multiplex at each HW, then inputted to a common part 11 consisting of a data link layer processor 4, a page divider 5, INF part 6 of data link layer processing and VOQ processor 8.
抽出されたパケットは、各ＨＷ毎にパケット多重用バッファメモリ部２に蓄積された後、パケット単位で読み出されてパケット多重処理部３により時間軸上にパケット多重されて、データリンクレイヤ処理部４、ｐａｇｅ分割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処理部８からなる共通部１１へ入力される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
