「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 140 141 142 143 144 145 146 147 148 .... 476 477 次へ＞- To provide real-time communication equipment and a method for controlling a reception buffer absorbing a fluctuation in a delay in a reception data packet by increasing or decreasing the storage capacity of the reception buffer depending on the complexity of the configuration of a data communication network.
データ通信網の構成の複雑さに応じて受信バッファの蓄積容量を増減し、受信データパケットの遅延揺らぎを吸収するリアルタイム通信装置および受信バッファの制御方法を提供すること。 - 特許庁 - Further, the priority order in the transfer parameter data written to the transfer parameter data buffer 310 is updated in the DMA transfer control part, and the data is moved to a transfer parameter data buffer 310 of a different priority order.
さらに、ＤＭＡ転送制御部内で先の転送パラメータデータバッファ３１０に書き込まれた転送パラメータデータ内の優先順位を更新し、異なる優先順位の転送パラメータデータバッファ３１０にデータを移動させる。 - 特許庁 - To precisely execute a signal transmission test between an output buffer and an input buffer on a wafer on a condition close to a transmission path condition between LSI after the assembly of the LSI, and mounting of the LSI on a mounted substrate.
オンウエハでの出力バッファと入力バッファとの間の信号伝達試験を、LSIを組み立てて実装基板上に実装した後の、LSI間の伝送線路条件に近い条件で精度良く実施可能とする。 - 特許庁 - The data processor is provided with a task execution part 100, a task execution part 101, a buffer 102, a buffer 103, a selector 104, a dynamic reconfiguration circuit 105, a task switch decision part 106, and a task switching execution part 107.
データ処理装置は、タスク実行部１００、タスク実行部１０１、バッファ１０２、バッファ１０３、セレクタ１０４、動的再構成回路１０５、タスク切り替え決定部１０６、タスク切り替え実行部１０７を備える。 - 特許庁 - To provide a method of fabricating a buffer layer, by which the thickness of a fabricated buffer layer can be more precisely controlled, the defect density is reduced, and the deposition temperature can be reduced as compared with prior art.
従来技術に比較して、形成されたバッファ層の厚さをより正確に制御することができ、欠陥密度を減少させ、蒸着温度を下げることができるバッファ層を形成する方法を提供する。 - 特許庁 - When the 1st address value and 2nd address value are different, a buffer control part 12 rearranges the data according to the 1st address value and 2nd address value after they are read out of the buffer memory 13.
第１アドレズ値と第２アドレス値とが相違する場合には、バッファ制御部１２により、第１アドレズ値と第２アドレス値とに基づいて、バッファメモリ１３からデータが読み出だされた後にデータの並び替えが行われる。 - 特許庁 - The timing of the event data is calculated by using the timing of the event data right after the event data and the relative time difference between event in order from the event data right before the tail of the reverse reproduction buffer area and written to the reverse reproduction buffer area.
逆再生バッファエリアの末尾の１つ前のイベントデータから順に、１つ後ろのイベントデータのタイミングとイベント間の相対時間差を用いて該当イベントデータのタイミングを計算して、逆再生バッファエリアに書き込む。 - 特許庁 - To prevent a control effect from being deteriorated due to insufficiency of damping force in the next stroke of a buffer by stored energizing force of a spring, in a suspension control device having a damping characteristic adjusting type hydraulic buffer.
減衰特性調整式油圧緩衝器を有するサスペンション制御装置において、蓄積したばねの付勢力により緩衝器の次行程の減衰力が不足して制御効果が悪化することを防止する。 - 特許庁 - The receiver 2 for receiving digital data from a transmitter 1 via a network 3 includes: a receiver side clock 56; a reception buffer 35; a reception buffer monitoring section 37; and an adjustment section 53.
送信装置１からネットワーク３を介してデジタルデータを受信する受信装置２であって、受信側クロック５６と、受信バッファ３５と、受信バッファ監視部３７と、調整部５３と、を備える受信装置２を提供する。 - 特許庁 - In the case of transfer of audio data from the audio data output device to the host, control of data transfer relating to a transmission buffer and a recording buffer and control of a transmission part and the processing part are performed by control of a recording control part.
オーディオ出力装置からホストへのオーディオデータの転送の場合は、録音制御部の制御により送信バッファおよび録音バッファに係るデータ転送の制御と、送信部および処理部の制御を行う。 - 特許庁 - A first diode connection transistor of the first conductivity type is provided on the power source voltage side of the first pre-buffer circuit, and a second diode connection transistor of the second conductivity type is provided on the reference voltage side of the second pre-buffer circuit.
第１のプリバッファ回路の電源電圧側に第１の導電型の第１のダイオード接続トランジスタを有し，第２のプリバッファ回路の基準電圧側に第２導電型の第２のダイオード接続トランジスタを有する。 - 特許庁 - Out of a page of print page data stored in the page memory 5, data in a division block of 8 bit×8 line is read out from the line buffer 12 and transferred to a rotation buffer 7.
ページメモリ５に格納されている１ページ分の印刷ページデータのうち８ビット×８ラインで構成される分割ブロックの印刷ページデータに相当するデータをラインバッファ１２から読み出し、回転バッファ７に転送する。 - 特許庁 - The low pressure buffer tank 14 is divided into a first chamber 14a communicating with the low pressure port 15b of the buffer side rotary valve 15 and a second chamber 14b shut off from the low pressure port 15b by a diapbragm 51.
一方、低圧バッファタンク１４は、ダイヤフラム５１により、バッファ側ロータリバルブ１５の低圧ポート１５ｂに連通される第１室１４ａと、同低圧ポート１５ｂから遮断される第２室１４ｂとに区画されている。 - 特許庁 - That is, at the time of transferring a predetermined number of data out of the recording data from a receiving buffer to a work buffer per one raster, the rear end N with data to be recorded included is detected so that the maximum value thereof Nmax is calculated.
すなわち、記録用データのうちの所定データ数を１ラスター分ずつ受信バッファからワークバッファに転送するときに、記録すべきデータが含まれている後端Ｎを検出し、その最大値Ｎｍａｘを求める。 - 特許庁 - Buffer memories 41-4N temporarily store an active system master signal by a write control signal of the active system and a buffer memory 4Y temporarily stores a standby master signal by a standby system write control signal.
バッファメモリ４１〜４Ｎは現用系主信号を現用系の書込み制御信号によって一時的に記憶し、バッファメモリ４Ｙは予備系主信号を予備系書込み制御信号によって一時的に記憶する。 - 特許庁 - A retransmission processing part 16 transmits a command 19 to erase all IP packets in a transmission buffer 12, and transmits a command 20 to restore an IP packet #2 to be re-transmitted in the transmission buffer 12.
再送処理部１６は、送信バッファ１２内のＩＰパケットすべてを消去するとの指令１９を送出し、再送対象であるＩＰパケット＃２を送信バッファ１２に再格納するとの指令２０を送出する。 - 特許庁 - The heat exchange part 5 includes; a buffer region B where no branch pipes 4 are provided between the adjacent houses H1, H2; and first and second heat exchange regions C1, C2 located on both sides of the buffer region B.
前記熱交換部５は、隣接する住戸Ｈ１、Ｈ２の間で枝パイプ４が設けられていないバッファ領域Ｂと、その両側の第１の熱交換領域Ｃ１、第２の熱交換領域Ｃ２とが設けられる。 - 特許庁 - In the capacitor, a first buffer layer 31, a second buffer layer 32 and a main electrode layer 33 are formed on both principal planes of a dielectric board 30 in order from a lower layer by a dry film layer formation method such as sputtering.
整合用コンデンサは、誘電体基板３０の両主面に下層から第１緩衝層３１、第２緩衝層３２及び主電極層３３がスパッタリング等の乾式薄膜形成法によって形成されている。 - 特許庁 - The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - A buffer monitor circuit 3 monitors the interval between the position of writing to a buffer 1 and the position of reading and a power detecting circuit 5 and a no-sound detecting circuit 6 detect the power of decoded data to decide whether or not there is power.
バッファ監視回路３がバッファ１への書込み位置と読出し位置との間隔を監視して、パワー検出回路５及び無音検出回路６が復号データのパワーを検出してパワーの有無を判定する。 - 特許庁 - Since most of the low-temperature GaN buffer layer 14 is covered with the second buffers 15, so when the temperature rises, the low-temperature GaN buffer layer 14 is suppressed from being evaporated and the GaN semiconductor layer 16 is suppressed from being dislocated.
第２のバッファ体１５により低温ＧａＮバッファ層１４を大部分被覆するため、昇温時に低温ＧａＮバッファ層１４の蒸発を抑え、ＧａＮ半導体層１６の転位を抑制する。 - 特許庁 - A data signal is outputted from FF1S in synchronism with the rising edge of the clock signal, and is inputted to and taken in data input of the FF2R via a buffer 101S → a transmission passage DATA → a buffer 102R.
データ信号は、クロック信号の上昇エッジに同期してＦＦ１Ｓから出力され、（バッファ１０１Ｓ→伝送路ＤＡＴＡ→バッファ１０２Ｒ）を経て、ＦＦ２Ｒのデータ入力へ入力され、取り込まれる。 - 特許庁 - In this system for connecting a computer 1 and a storage device 2a through a buffer memory 2b and transferring data, a management area part provided for the entire storage area is allocated inside the buffer memory 2b.
コンピュータと記憶装置とがバッファメモリを介して接続され、データのやりとりを行なうシステムにおいて、全記憶領域に対して設けられた管理領域部分を前記バッファメモリ内に割り当てるように構成する。 - 特許庁 - A buffer material 5 is provided between the exterior container and the flat rolled electrode and the pair of connection parts, and the buffer material is thicker at a part covering the connection parts than at a part covering a flat part.
外装容器と、扁平巻回電極及び一対の前記接続部との間には、緩衝材５が設けられ、緩衝材は、接続部を覆う部分のほうが、扁平部を覆う部分よりも厚くなっている。 - 特許庁 - When alternative data for complementing a defective area is read, it is determined whether the alternative data is stored in a buffer memory or not (step S104), and the alternative data is read out from the buffer memory in the case that it is already stored there (step S105).
欠陥領域を補完するための代替データを読み取るとき、まず代替データがバッファメモリに格納されているか否かを判定し（ステップＳ１０４）、格納済みのときにはバッファメモリから読み出す（ステップＳ１０５）。 - 特許庁 - Side face buffer members 10 are provided immediately before the trigger switches 6 on right and left side faces of the body case 2, and corner buffer members 11 and 11 are provided at right and left corners of the rear end of the body case 2.
本体ケース２の左右の両側面部に、トリガスイッチ６のすぐ前方に位置して側面緩衝部材１０を設けると共に、本体ケース２の後端部の左右の角部に、コーナー緩衝部材１１、１１を設ける。 - 特許庁 - A buffer 16 switches between a macro connection state where a pad 22 and a macro 12 are connected with each other and a ground potential connection state where the pad 22 and a ground potential 14 are connected with each other, based on the buffer control signal 41.
バッファ１６は、バッファ制御信号４１に基づいて、パッド２２とマクロ１２とを接続するマクロ接続状態とパッド２２とグラウンド電位１４とを接続するグラウンド電位接続状態とが切り替わる。 - 特許庁 - Since the buffer layer is composed of a composite material containing an organic compound exhibiting hole-transporting property and a metal compound, voltage luminance efficiency of the light emitting element is not affected even if the buffer layer is made thick for optical design.
バッファ層は正孔輸送性を示す有機化合物と金属化合物を含む複合材料でなるため、光学設計のためバッファ層を厚くしても、発光素子の電圧輝度効率に影響を与えることがない。 - 特許庁 - A first log acquisition unit 32A includes a first buffer 32Aa, which stores log data and updates the stored content when the buffer capacity is full, and acquires a first log data that a user wants.
第１ログ取得部３２Ａは、ログデータを記憶してバッファ容量がフルになったときに記憶した内容を全て出力してから更新する第１バッファ３２Ａａを有し、ユーザ所望の第１のログデータを取得する。 - 特許庁 - A first oxidant gas passage 50 is formed in a face 18a of the second separator 18, and an inlet buffer part 52 and an outlet buffer part 54 communicate with an inlet and an outlet of the first oxidant gas passage 50, respectively.
第２セパレータ１８の面１８ａには、第１酸化剤ガス流路５０が形成され、前記第１酸化剤ガス流路５０の入口及び出口には、入口バッファ部５２及び出口バッファ部５４が連通する。 - 特許庁 - A signal processing system of the progressive method writes the read image data in a buffer memory, as it is, and a signal processing system of the interlaced method writes a line corresponding to an even field or an odd field in the buffer memory.
プログレッシブ方式の信号処理系統では、読み取った画像データをそのままバッファ・メモリに書き込み、インターレース方式の信号処理系統では、偶数フィールド又は奇数フィールドに応じたラインをバッファ・メモリに書き込む。 - 特許庁 - An image collecting part 5 collects the ultrasonic image data generated in the image generating part 4, and writes the collected ultrasonic image data in the cyclic buffer 61 after thinning, according to the free space of the cyclic buffer 61.
画像収集部５は、画像生成部４にて生成された超音波画像データを収集し、サイクリックバッファ６１の空き容量に応じて、収集した超音波画像データを間引いてサイクリックバッファ６１に書き込む。 - 特許庁 - The rear half of the frame is discarded in which a first discarding unit 301 receiving a buffer full notification signal from the receiving buffer 64 is defected, and the front half of the frame is discarded in which a second discarding unit 302 is defected, is discarded.
受信バッファ６４からバッファフル通知信号を受信した第１廃棄装置３０１が欠損したフレームの後半部分を廃棄し、第２廃棄装置３０２が欠損したフレームの前半部分を廃棄する。 - 特許庁 - A silicon substrate 31 having an upper surface(111) is prepared, a buffer layer 34 composed of Si_xGe_1-x layer(0<x≤1) is formed on the silicon substrate 31, and a nitride single crystal 35 is formed on the buffer layer 34.
上面に（１１１）面を有するシリコン基板３１を用意し、シリコン基板３１の上面にＳｉ_xＧｅ_1-x層（０＜ｘ≦１）から成るバッファ層３４を形成し、バッファ層３４上に窒化物単結晶３５を形成する。 - 特許庁 - The output buffer busy generating part decides if write should be stopped in every output buffer based on the maximum write request number information and the states of the output buffering part of a self-crossbar and the input buffering part.
出力バッファビジー生成部は、最大書き込みリクエスト数情報と、自クロスバの出力バッファ部及び入力バッファ部の状態とに基づいて、出力バッファ毎に書き込みを停止すべきか判断する。 - 特許庁 - The high-speed condensate flow flowing-in from the inlet 1 collides with the resistant plate 17 of the buffer 7, and the resistant plate 17 is reversed so as to buffer the impact, and the generation of the water hammering is thereby prevented.
入口１から流入してくる高速の復水流は、緩衝器７の抵抗板１７に衝突して抵抗板１７が反転して緩衝されることにより、ウォーターハンマーの発生を防止することができる。 - 特許庁 - The WTRU transmits all of the EU data stored in the buffer to the Node-B if the allowed EU data transmissions are sufficient to support transmission of all of the EU data stored in the buffer.
ＷＴＲＵは、許可されたＥＵデータ伝送が、バッファの中に格納されたＥＵデータのすべての伝送をサポートするのに十分である場合、バッファの中に格納されたＥＵデータのすべてをノードＢに伝送する。 - 特許庁 - A buffer quantity prediction device 107 obtains a predicted buffer occupied amount at the switching point of the respective compression moving picture streams on the basis of the coded information and the switching information from the devices 101-1, 101-2.
バッファ量予測器１０７は、復号切り替え器１０１−１，１０１−２からの符号化情報および切り替え情報から、それぞれの圧縮動画ストリームの切り替え点におけるバッファ占有量の予測値を求める。 - 特許庁 - To provide a maximum reception buffer size extension system capable of revising a maximum reception buffer size of each of sockets independently of a program including a communication process using the sockets with respect to a communication control means for making communication by using the UDP for the network protocol and the sockets for the interfaces.
ネットワークプロトコルとしてＵＤＰかつインタフェースとしてソケットを使用する通信プロセスを含むプログラムに対して、ソケットの最大受信バッファサイズをソケットを使用する通信プロセスとは独立に変更する。 - 特許庁 - When supplied data exceeds the buffer storage space of a certain prescribed quantity in the FIFO buffer, however, these data are written in the other data storage device in the form of packet and read from that storage device.
しかし、供給されるデータがＦＩＦＯバッファにおける或る所定量のバッファ記憶スペースを越える時、そのデータは、パケットの形で更なるデータ記憶装置に書き込まれ及びその記憶装置から読み取られる。 - 特許庁 - An instruction decoder 38 decodes a signal from an instruction buffer 36 and when the semiconductor memory cell reaches an automatic refresh mode, an automatic refresh signal aref of a prescribed level is sent to an input buffer generator 34 and a low active generator 40.
命令デコーダ３８は、命令バッファ３６からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達すると、所定レベルの自動リフレッシュ信号arefを入力バッファジェネレータ３４とローアクティブジェネレータ４０に送る。 - 特許庁 - To improve the durability and sealing property of a seal device 1 having a high-pressure cushioning buffer ring 2 by preventing the breakage of a backup ring 3 for backing up the buffer ring 2.
高圧緩衝用のバッファリング２を有する密封装置１において、バッファリング２をバックアップするバックアップリング３に破損が発生するのを防止し、もって密封装置１の耐久性およびシール性を向上させる。 - 特許庁 - Then the code amount is assigned to the first frame so that the buffer occupancy rate of the first frame in the image group does not exceed the upper limit of the preset buffer occupancy rate (2nd step).
次に、前記画像群内における最初のフレームのバッファ占有率が、予め設定されたバッファ占有率の上限値を超えないように、前記最初のフレームに符号量が割り当てられる（第２の段階）。 - 特許庁 - When receiving request data or transmitting response data, the CAN communication control part 11 selectively uses each of buffers 13 in accordance with the buffer status and operates the buffer status to go into corresponding state every time.
ＣＡＮ通信制御部１１では、要求データの受信又は応答データの送信に際してバッファステータスに応じて各バッファ１３を選択的に使用すると共に、バッファステータスをその都度該当する状態に操作する。 - 特許庁 - A timer circuit refers to a switch table storing destination information corresponding to the channel numbers, reads the short packet signals having the same destination A successively from the buffer circuit, and transmits the signals to the multiplexed buffer circuit to store the signals.
タイマー回路はチャネル番号に対応した宛先情報が蓄積されているスイッチ・テーブルを参照し、同じ宛先Ａであるショートパケット信号をバッファ回路から順次読み出し多重バッファ回路に送り蓄積する。 - 特許庁 - A display control part 330 performs transfer processing during a period from when the moved map is drawn in the drawing buffer 352 to when all superimposed images corresponding to the moved image are drawn in the drawing buffer 352.
表示制御部３３０は、その移動後の地図が描画バッファ３５２に描画されてから、その移動後の地図に対応する重畳画像の全てが描画バッファ３５２に描画されるまでの間、転送処理を行う。 - 特許庁 - To dynamically divide a buffer memory used at the time of storing and compressing a reading picture in accordance with a reading mode, using a divided buffer area by means of them and to improve processing ability.
読み取り画像の格納及び画像圧縮を行う際に使用するバッファーメモリを読み取りモードに応じて動的に分割し、分割されたバッファー領域をそれぞれで活用できるようにし、処理能力を向上させる。 - 特許庁 - The semiconductor device for communication equipment has an HFET structure and comprises an InP substrate, a buffer layer and a spacer layer made of InAlAs, and a channel layer made of InGaAsPN between the buffer and spacer layers.
通信機器用半導体装置は，ＨＦＥＴの構造を有し、ＩｎＰ基板と、ＩｎＡｌＡｓからなるバッファ層及びスペーサ層と、バッファ層とスペーサ層に挟まれたＩｎＧａＡｓＰＮからなるチャネル層とを備えている。 - 特許庁 - An output buffer 317 which outputs a system reference clock pulse output signal SysCLk_-SL to be supplied to the baseband LSI includes buffer circuits OB_-1, OB_-2, OB_-3, ..., OB_-n and a control register CNT_-REG.
ベースバンドＬＳＩに供給されるシステム基準クロックパルス出力信号ＳｙｓＣＬｋ＿ＳＬを出力する出力バッファ３１７は、バッファ回路ＯＢ＿１、ＯＢ＿２、ＯＢ＿３…ＯＢ＿ｎと、制御レジスタＣＮＴ＿ＲＥＧとを含む。 - 特許庁 - After growing the buffer layer 13, the gallium oxide substrate 11 and the buffer layer 13 are exposed to the atmosphere of a growth furnace 10 at 1,050°C, while a gas G2 containing hydrogen and nitrogen is supplied to the growth furnace 10.
バッファ層１３を成長した後に、水素及び窒素を含むガスＧ２を成長炉１０に供給しながら、摂氏１０５０度で酸化ガリウム基板１１及びバッファ層１３を成長炉１１の雰囲気にさらす。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
