「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 138 139 140 141 142 143 144 145 146 .... 476 477 次へ＞- A semiconductor device is characterized by that the sequence of m-pieces of split video signals is changed before they are imputed to a buffer circuit, and is changed back into the original sequence after they are outputted from the buffer circuit.
ｍ個の分割ビデオ信号の順序が、バッファ回路に入力される前に入れ替わり、バッファ回路から出力された後にｍ個の分割ビデオ信号の順序が元に戻ることを特徴とする半導体装置。 - 特許庁 - A selecting circuit 15 selects either one of signals with K bits outputted from the shift register 11 with N bits and a signal outputted from the buffer 14, fetches it therein, and outputs it to the buffer 14.
選択回路１５は、Ｎビットのシフトレジスタ１１から出力されるＫビットの信号及びバッファ１４から出力される信号のうちいずれか一方を選択して取り込んでバッファ１４に出力する。 - 特許庁 - The DMA control circuit 11 restores the divided data according to the start addresses in the buffer memories 16 to 18 and outputs them to a system bus 100 when the data are stored in the buffer memories 16 to 18 by a certain quantity.
ＤＭＡ制御回路１１は各バッファメモリ１６〜１８に一定量のデータが蓄積された時、分割されたデータを各バッファメモリ１６〜１８の各スタートアドレスによって復元し、システムバス１００に出力する - 特許庁 - Specifically, an input and output loop control circuit connects or disconnects a connection load comprising an input and output buffer by the value of a loop control register with load for using the input and output buffer as the load.
具体的には、入出力ループ制御回路が、入出力バッファを負荷として使用するための負荷付きループ制御レジスタの値により入出力バッファで構成される接続負荷の切断・接続を行う。 - 特許庁 - A light-emitting device is formed by forming a buffer layer 11 on a substrate 10 of sapphire or the like, by forming an n-type GaN layer 12 on the buffer layer 11, and further by laminating semiconductor layers 14 to 20.
発光デバイスは、サファイア等の基板１０上にバッファ層１１を形成し、バッファ層１１上にｎ型ＧａＮ層１２を形成し、さらに半導体層１４〜２０を積層することにより形成される。 - 特許庁 - A print head 2 and the buffer tank 5 are mounted on a carriage 4 so as to be made movable, and ink is supplied to an ink inflow cylinder 8 of the buffer tank 5 from a sub-tank 32 in a fixed position via flexible tubes 13 and 34.
印字ヘッド２とバッファタンク５とをキャリッジ４に搭載して移動可能とし、固定位置のサブタンク３２から可撓性チューブ１３、３４を介してバッファタンク５のインク流入筒８へインク供給する。 - 特許庁 - The polishing liquid includes an acidic substance to adjust pH to a predetermined value, and a buffer component composed of an acidic weak acid and an alkaline weak acid salt, and is a buffer solution at the predetermined pH.
また、研磨液は、所定のｐＨにするための酸性物質と、酸性を示す弱酸及びアルカリ性を示す弱酸塩の２成分からなる緩衝成分とを含み、所定のｐＨの緩衝液となっている。 - 特許庁 - Each entry is a reference to show whether or not the corresponding index is located in a history buffer, and if it is located, it becomes the reference to show one or plural positions of the corresponding index in the history buffer.
各エントリは対応するインデックスがヒストリバッファ内に置かれているかどうかを示す参照であり、もし置かれていれば、ヒストリバッファ内の対応するインデックスの１つまたは複数の位置を示す参照となる。 - 特許庁 - The solvent vapor is cooled directly by the coolant gas with a large temperature difference from surroundings to be condensed and liquified, then mixed with solvent sucked from the buffer tank 50 by an ejector 66 and returned to the buffer tank 50.
溶剤蒸気は温度差が大きな冷媒ガスにより直接的に周囲から冷却されて凝縮液化し、さらにエジェクタ６６でバッファタンク５０から吸引された溶剤と混合されてバッファタンク５０に戻される。 - 特許庁 - A stall detecting circuit 305 detects the stall of the bus by monitoring the registration in and read out of a command buffer 301 and temporarily suppresses a buffer busy signal in this case so as to accept the command from the bus.
ストール検出回路305はコマンドバッファ301への登録及び読み出しを監視することによりバスのストールを検出し、この場合にバッファビジー信号を一時的に抑止してバスからコマンドを受け付けられるようにする。 - 特許庁 - To provide a plasma display device wherein a conventional address buffer board assembly for connecting logic board assemblies and address electrodes is formed as an integrated board assembly on a plasma display panel, then, the conventional address buffer board assembly is removed.
本発明は、従来のロジックボードアセンブリとアドレス電極とを接続させるアドレスバッファボードアセンブリの構成を、統合ボードアセンブリとプラズマディスプレイパネルに形成し、アドレスバッファボードアセンブリを除去したプラズマディスプレイ装置を提供する。 - 特許庁 - The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).
メモリセルアレイ（ＭＣＡ）、第１バッファ（ＲＸＫ）、第２バッファ（ＲＸＣ）、第１回路（１０１，１０２，１０３）、第２回路（１０４）、第１ＤＬＬ回路（ＲＸＤＬＬ）、及び第２ＤＬＬ回路（ＴＸＤＬＬ）を設ける。 - 特許庁 - To provide a buffer building material capable of preventing a person of advanced age and an infant from being injured and preventing the occurrence of its peeling-off and chipping, having a buffer layer having an adequate buffering property on a vertical face, and also having excellent designability.
高齢者や幼児が負傷することなく、剥離したり欠けたりすることがなく、適度な緩衝性を有する緩衝層を垂直面に設けて意匠性も兼ね備えた緩衝建材を提供すること。 - 特許庁 - The rolled paper conveying device has a buffer mechanism 60 between a first conveying roller 40 and a second conveying roller 50, and the buffer mechanism has a space S where containing of a loose rolled paper P and taking out of a cut rolled paper P are carried out.
第一搬送ローラ４０と第二搬送ローラ５０の間にバッファ機構６０を設け、バッファ機構に、たわんだロール紙Ｐの収容と切断したロール紙Ｐの引き出しとを行う空間部Ｓを設ける。 - 特許庁 - The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first data transfer control section and the second data transfer control section.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - In addition, both packets are controlled by the same QoS control section 31, the packet stored in an external buffer storage section 61 is transmitted from LAN side transmitting sections 56-1 to 4 without being stored in an internal buffer storage section 50.
また、両パケットは同一のＱｏＳ制御部３１にて制御され、外部バッファ記憶部６１に記憶されたパケットが内部バッファ記憶部５０に記憶されずにＬＡＮ側送信部５６−１〜４から送信される。 - 特許庁 - By operating the value of the command output pointer 53g in such a manner, desired commands are set to the command buffer 53d so as to be given priority over the other commands stored in the command buffer 53d and transmitted.
このようにコマンド出力ポインタ５３ｇの値を操作することにより、コマンドバッファ５３ｄに記憶される他のコマンドに優先して送信されるように、所望のコマンドをコマンドバッファ５３ｄへ設定することができる。 - 特許庁 - To provide a packet receiving device, a congestion state recovery method for a packet buffer and a program achieving efficient recovery method for recovering a packet buffer state from a congestion state by a circuit scale mountable by a hardware.
ハードウェアで実装可能な回路規模で、パケットバッファ輻輳状態からの効率的な復旧方法を実現するパケット受信装置、パケットバッファの輻輳状態復旧方法及びプログラムを提供すること。 - 特許庁 - With the substrate structure, a buffer layer is formed on a projected area of a substrate, a semiconductor layer is formed the upper part thereof, and an area excluding the projected area of the substrate and the buffer layer are isolated.
基板の突出領域上にバッファ層を形成し、その上部に半導体層を形成し、基板の突出領域を除外した領域とバッファ層とを分離させることを特徴とする基板構造体である。 - 特許庁 - Here, the buffer layer 31 is formed of amorphous silicon carbide, and thickness of the low-concentration amorphous silicon carbide layer 30a is made larger than that of the high-concentration amorphous silicon carbide layer 30b and buffer layer 31.
ここで、バッファ層３１をアモルファス炭化シリコンで形成するとともに、低濃度アモルファス炭化シリコン層３０ａの膜厚は、高濃度アモルファス炭化シリコン層３０ｂ及びバッファ層３１の膜厚よりも厚くする。 - 特許庁 - The bubbles floating upward in the buffer tank 5 by buoyancy ascend furthermore along the inclining upper wall 7c and are collected in the vicinity of the outlet 9 opened at the highest position in the buffer tank 5.
浮力によってバッファタンク５内を浮上する気泡は、斜面形成された上壁７ｃに沿ってさらに上昇し、バッファタンク５内で最も高い位置に開口された排出口９付近に集積される。 - 特許庁 - At the time of continuous read access request from a CPU 5 to various slave buses or write access request from the CPU 5, a bus controller control part 2 outputs a shared buffer access request signal to a shared buffer control part 3.
バスコントローラ制御部２は、ＣＰＵ５からの異なるスレーブバスへの連続したリードアクセス要求時や、ＣＰＵ５からのライトアクセス要求時に、共有バッファ制御部３に共有バッファアクセス要求信号を出力する。 - 特許庁 - To provide a method for absorbing differences in a buffer model for transport stream data which enables the reproduction of MPEG data, even when different buffer models are assumed on an encoder device side and a decoder device side.
エンコーダ装置側とデコーダ装置側とで、異なるバッファモデルが想定されている場合であっても、ＭＰＥＧデータの再生を可能とするトランスポートストリームデータのバッファモデルの相違の吸収方法を提供すること。 - 特許庁 - When it is determined that the upstream buffer number Nu is equal to or smaller than the first threshold value Tu1, or the downstream buffer number Nl is equal to or larger than the second threshold value Tl1, the control unit executes a power consumption reducing control (S19).
次に、制御装置は、上流バッファ数Ｎｕが第１の閾値Ｔｕ１以下又は下流バッファ数Ｎｌが第２の閾値Ｔｌ１以上であると判断した場合、電力消費低減制御を実行する（Ｓ１９）。 - 特許庁 - The value of x represents a plurality of maximums and a plurality of minimums in the thickness direction of the buffer layer 2, and variation of the value of x is 0.5 or less in any region where the thickness in the buffer layer 2 is 1 nm.
ｘの値は、バッファ層２の厚さ方向で複数の極大及び複数の極小を示し、バッファ層２中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっている。 - 特許庁 - An element which enables quick access to data in a page like an SDRAM is used as the data buffer and a means which puts access to the data buffer for error correction together by page units is provided, and error data are rewritten by pages.
データバッファにＳＤＲＡＭのようにページ内のデータアクセスの高速な素子を用い、誤り訂正のためのデータバッファへのアクセスをページ単位にまとめる手段を設け、誤りデータの書き換えをページ単位で行う。 - 特許庁 - The outputs of the differential amplifier circuits (45, 40) are connected to replica buffer circuits (35, 30), respectively, and the outputs of the replica buffer circuits (35, 30) are connected to inverted input terminals of the differential amplifier circuits (45, 40), respectively.
差動増幅回路（４５，４０）の出力はレプリカバッファ回路（３５，３０）に各々接続され、各々のレプリカバッファ回路（３５，３０）の出力は、差動増幅回路（４５，４０）の反転入力端子に各々接続される。 - 特許庁 - A control unit has two page buffers where a page buffer 1 is used for odd pages while a page buffer 2 is used for even pages so that an odd page and an even page are processed and printed substantially simultaneously.
制御ユニットにおいてページバッファを２つ持ち、奇数ページはページバッファ１に、偶数ページはページバッファ２を使用することで、奇数ページと偶数ページのデータをほぼ同時に処理しそれぞれほぼ同時に印刷できるようにする。 - 特許庁 - Music data MDT written into the FIFO buffer 11 are pre-processed in the unit of a set of a delta time and a following MIDI message by a system controller 13 and are stored in a MIDI data buffer 14.
ＦＩＦＯバッファ１１に書き込まれた楽曲データＭＤＴは、システムコントローラ１３によってデルタタイムとそれに追従するＭＩＤＩメッセージの組の単位で前処理され、ＭＩＤＩデータバッファ１４に蓄えられる。 - 特許庁 - In a semiconductor memory, a DQ (data input/out-put) buffer switching circuit 8 connects either DQ, buffer out of DQ buffers 9a-9d to a DQ, pad P1 for an IO degeneration mode test conforming to signals T1-T4.
半導体メモリ１において、ＤＱバッファ切換回路８は、信号Ｔ１〜Ｔ４に従って、ＤＱバッファ９ａ〜９ｄのうちのいずれかのＤＱバッファをＩＯ縮退モードテスト用のＤＱパッドＰ１に接続する。 - 特許庁 - Since the saw blade rotating direction of the saw blade drive unit 53 is regulated through a buffer part 71 provided at the saw blade housing 7, reaction force generated by driving the saw blade can be damped by the buffer part 71.
さらに、前記鋸刃駆動ユニット５３の鋸刃回転方向は鋸刃ハウジング７に備えた緩衝部７１を介して規制しているので、鋸刃駆動で生じる反動力を前記緩衝部７１で減衰できる。 - 特許庁 - Thereby, a part of the ink in the ink tank 40' flows into the sub-buffer room 70 and upper air 41 in the ink tank 40' is decompressed, and furthermore, the tube 42 and the air buffer 22Ka of a printing head 22K are also decompressed.
これによりインクタンク４０’内のインクの一部がサブバッファ室７０に流れると共にインクタンク４０’内の上方の空気４１が減圧され、さらに、チューブ４２、印字ヘッド２２Ｋのエアバッファ２２Ｋａも減圧される。 - 特許庁 - Since the scanned image data in the scanning buffer 25 are coded and then stored in an image memory 23, when the coding is delayed, the quantity of the scanned image data in the scanning buffer 25 reaches the 1st prescribed quantity.
スキャンバッファ２５内のスキャン画像データは、符号化されてから第２画像メモリ２３に記憶されるので、この符号化が遅れたときに、スキャンバッフ２５内のスキャン画像データの量が第１所定量に達する。 - 特許庁 - When the same data are not stored, the electronic tag data read form the electronic tag are added to the electronic tag data buffer, and the merchandise sales data are acquired based on the electronic tag data, and added to the merchandise item buffer.
同一データが記憶されていない場合には電子タグから読取った電子タグデータを電子タグデータバッファに追加するとともに、この電子タグデータを基に商品販売データを取得し商品アイテムバッファに追加する。 - 特許庁 - A flexible disc controller 15 comprising a FIFO buffer capable of setting enable/disable is loaded on this computer system, and the flexible disc controller 15 has a locking function for fixing the FIFO buffer to the enable.
このコンピュータシステムは、イネーブル／ディセーブルを設定可能なＦＩＦＯバッファを備えたフレキシブルディスクコントローラ１５が搭載されており、また、このフレキシブルディスクコントローラ１５は、ＦＩＦＯバッファをイネーブルに固定するロック機能を有している。 - 特許庁 - The lubricant recovering buffer tank 43 and the lubricant tank 35 are communicated by piping 63 having an opening/closing valve 65 so that the lubricant is transferred to the lubricant tank 35 from the lubricant recovering buffer tank 43.
潤滑油回収バッファタンク４３と潤滑油タンク３５との間を潤滑油回収バッファタンク４３から潤滑油タンク３５に潤滑油が移送されるように開閉弁６５を有する配管６３で連通する。 - 特許庁 - To provide a synchronous type semiconductor memory in which an input buffer circuit can be activated only by a required operation cycle without deteriorating high speed responsiveness of an input buffer, and reduction of the current consumption can be realized.
入力バッファの高速応答性を損なうことなく必要な動作サイクルでのみ入力バッファ回路を活性化させ、低消費電流化をも実現することができる同期型半導体記憶装置を提供すること。 - 特許庁 - To provide a playback apparatus for easily determining whether data accumulated in a buffer are repeatedly reused, or data are discarded and then next data are overwritten when a playback section has a capacity larger than that of the buffer.
バッファ内で溜め込んだデータを何度も再利用するか、或いは再生区間がバッファの容量よりも多い場合にデータを捨てた上で次のデータを上書きするかという見極めを容易とする再生装置を提供する。 - 特許庁 - A buffer 5, provided installed in the output buffer of a semiconductor integrated circuit device is provided with a steady output circuit 5_1, a steady output control circuit 5_2, a transition output circuit 5_3 and a transition output control circuit 5_4.
半導体集積回路装置の出力バッファに設けられたバッファ５は、定常出力回路５_1 、定常出力制御回路５_2 、遷移出力回路５_3 、ならびに遷移出力制御回路５_4 からなる。 - 特許庁 - A junction field effect transistor 20 comprises an n-type semiconductor layer 1 including a channel region, a buffer layer 3 formed on the channel region, and p^+ regions 4a and 4b formed on the buffer layer 3.
接合型電界効果トランジスタ２０は、チャネル領域を有するｎ型の半導体層１と、チャネル領域の上に形成された緩衝層３と、緩衝層３の上に形成されたｐ^+領域４ａ，４ｂとを備えている。 - 特許庁 - When no data exists in a buffer memory 103b in the case of start of development of plotting data for every band, data for set output size is supplied to a printer 2 and the remaining data is supplied to the buffer memory 103b.
バンドごとの描画データの展開開始時に、バッファメモリ１０３ｂにデータが存在しない場合は、設定されている出力サイズ分のデータをプリンタ２に供給し、残データをバッファメモリ１０３ｂに供給する。 - 特許庁 - The method includes a step for managing a buffer group so as to distribute data from the plurality of first tier buffers to the second tier transfer buffer, and a step for distributing the data onto the shared data bus in predetermined timing.
該方法は、データが複数の第一ティア・バッファから第二ティア転送バッファに流通するのを可能にするようバッファ群を管理するステップと、該データを共用データ・バス上に所定のタイミングで配信するステップとを含む。 - 特許庁 - In buffer information initialization processing 110, a buffer 20 is initialized first and five frames are simultaneously encoded by parallel encoding processing 120 by a parallel encoding processing circuit to output ES (Elementary Stream) data.
バッファ情報初期化処理１１０において、バッファ２０が初期化された後、並列符号化処理回路による並列エンコード処理１２０により、同時に５つのフレームの符号化処理が行われ、ＥＳデータを出力する。 - 特許庁 - A drive ability control circuit 12 varies the output voltage of output voltage variable type power source circuits 111 and 112 of an output buffer 11 for adjusting amplitude of a differential outputted from the output buffer.
駆動能力制御回路１２は、出力バッファ１１の出力電圧可変型電源回路１１１，１１２の出力電圧を変化させることにより、出力バッファから出力される差動の振幅を調節する。 - 特許庁 - A buffer information correcting part 103 rewrites header information detected from the partial video compressed and encoded data to header information corresponding to HD video, and also calculates an initial delay offset of a VBV buffer.
バッファ情報訂正部１０３は、部分映像圧縮符号化データから検出したヘッダ情報をＨＤ映像に対応したヘッダ情報に書き換えると共に、ＶＢＶバッファの初期遅延オフセットを算出する。 - 特許庁 - The buffer means 60 partitions a buffer space 61 opposite to the internal spaces 31 and 51 of the tubes 30 and 50 with respect to an outer seal 80, from an outside space 2 of the rotating electric machine 1.
バッファー手段６０は、外側シール部材８０に対して円管３０および円管５０の内部の空間３１，５１と反対側に位置するバッファー空間６１と回転電機１の機外の空間２とを仕切っている。 - 特許庁 - A processor part 19 reads the leading interruption request of the control buffer 18, decides the contents request by reading the transmission and reception buffer of the individual controller to be indicated by the read interruption request and executes the processing.
プロセッサ部１９は、制御バッファ１８の先頭の割込要求を読み出し、読み出した割込要求で示される個別制御装置の送受信バッファを読んで処理内容を決め、その処理を実行する。 - 特許庁 - A received data mobile section 202 detects interruption of connection with a server when the data stored in the reception buffer 204 are of a push type and moves the data to a retention buffer 205.
受信データ移動部２０２は、受信バッファ２０４に格納されているデータがＰＵＳＨ型である場合、サーバとの間のコネクションが切断されることを検知して、そのデータを滞留バッファ２０５へと移動させる。 - 特許庁 - The cluster in which data recording has failed during the data recording and the cluster in which verifying processing after recording has failed are detected, and data to be recorded in the detected defective cluster is transferred from the data buffer 6 to the data buffer 7.
そのデータ記録中にデータ記録が失敗したクラスタや記録後のベリファイ処理が失敗したクラスタを検出し、検出した欠陥クラスタに記録すべきデータをデータバッファ６からデータバッファ７に転送する。 - 特許庁 - The trusted device contains one buffer, and the register to the buffer is virtualized to and from an external storage device by enciphering a value of the register using a private device key DPK.
トラステッド・デバイスは１つのバッファを含み、そのバッファに対するレジスタが、秘密デバイス鍵ＤＰＫを使用してそのレジスタの値を暗号化することによって、外部記憶装置に及び外部記憶装置から仮想化される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
