「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 137 138 139 140 141 142 143 144 145 .... 476 477 次へ＞- A differential amplifier circuit 16 generates on output voltage, on the basis of a difference between output voltages of the first and second analog buffers and applies the output voltage to the differential buffer 11 and the second analog buffer 15, as the reference voltage.
差動増幅回路１６は、第１及び第２のアナログバッファの出力電圧差に基づく出力電圧を発生し、差動バッファ１１及び第２のアナログバッファ１５へ参照電圧として供給する。 - 特許庁 - The semiconductor device is formed on the semiconductor 100 wafer and has the output buffer 23, the input buffer 29, a switch 26, and a first transmission path 25 and a second transmission path 27 provided in a scribe region 20.
本発明による半導体装置は、半導体ウエハ１００上に形成され、出力バッファ２３、入力バッファ２９、スイッチ２６、スクライブ領域２０に設けられた第１伝送路２５及び第２伝送路２７を具備する。 - 特許庁 - Even if an abnormal signal is inputted to the input terminal of the buffer 23 immediately after the input of the power supply, the buffer 23 outputs a high output voltage to turn off the switching transistor 12, so that a rush current is not caused to flow.
電源投入直後において、バッファ２３の入力端子に異常な信号が入力しても、バッファ２３はハイの出力電圧を出力してスイッチトランジスタ１２をオフさせるので、ラッシュカレントが流れない。 - 特許庁 - To provide a network switch and a back pressure control method that can realize communication of high quality without increasing the buffer size of an output buffer even in a state of connection to a high-speed network.
高速なネットワークに接続された状況であっても出力バッファのバッファサイズを増やすことなく、高品質な通信を実現することができるネットワークスイッチおよびバックプレッシャ制御方法を提供すること。 - 特許庁 - This second agent for permanent wave comprises at least hydrogen peroxide as an oxidizing agent, a pH adjuster and a buffer and has pH 4-6 and ≥0.2 mol/l buffer content.
少なくとも、酸化剤としての過酸化水素、ｐＨ調整剤および緩衝剤を含有させ、そのｐＨを４〜６にし、さらに緩衝剤の含有量を０．２ｍｏｌ／ｌ以上にして、パーマネントウェーブ用第２剤を構成する。 - 特許庁 - A buffer of a memory 30 tentatively stores photographed picture and the picture data temporarily stored in the buffer are recorded on recording media 200, 210 for an idle time when no photographing nor setting of a photographing mode is made.
撮影した画像を一時的にメモリ３０内のバッファに記憶し、撮影や撮影モード設定などを行わない空き時間にバッファに一時的に記憶された画像データを記録媒体２００、２１０に記録する。 - 特許庁 - In the buffer determination, buffers in which at least a calculated value of a time delay is smaller than an expected value are selected among buffers recorded in the library information, and the buffer having the smallest calculated value is further selected among the selected buffers.
バッファの決定では、ライブラリ情報に記録されているバッファの中から、少なくとも遅延時間の計算値が期待値よりも小さいもの、さらにはその中で計算値が最小のものを選択する。 - 特許庁 - To provide a buffer mechanism for a hydraulic hammering device having a smaller size and a lower cost for improving responsireness to buffer action by achieving floating damper operation with a single damping piston.
フローティングダンパ作用を単体のダンピングピストンで実現することにより、装置の小型化及びコストの低減を図り、緩衝作用における応答性を向上させることができる油圧打撃装置の緩衝機構を提供する。 - 特許庁 - In such a case, a buffer circuit formed of single crystal Si and an electric power generating circuit 32 for the buffer circuit are provided on an FPC and other circuits formed of polycrystal Si are provided on the glass substrate 6.
ここで、単結晶Ｓｉで形成されるバッファ回路とバッファ回路用電源生成回路３２をＦＰＣ上に設け、多結晶Ｓｉで形成される他の回路はガラス基板６上に設ける構成とする。 - 特許庁 - The comparison control part compares the teltexts stored in the respective first-third buffer memories (S7), and when they all match (YES in S8), causes the teletext stored in the first buffer memory to be output (S9).
比較制御部は、第１乃至第３バッファメモリの各々に記憶されたテレテキストを比較し（Ｓ７）、全てが一致している場合（Ｓ８でＹＥＳ）、第１バッファメモリに記憶されているテレテキストを出力させる（Ｓ９）。 - 特許庁 - When the transmission of the packets is available, a selector 4c references information set to registers 4a, 4b and selects one of the buffer areas with the highest priority among the buffer areas to which the packets are stored.
その後、パケットが送信可能となると、セレクタ４ｃにより、レジスタ４ａ，４ｂに設定された情報が参照され、パケットが格納されたバッファ領域の中から最も優先度の高いバッファ領域の１つが選択される。 - 特許庁 - Transfer gates LT, DT are made specific conduction type MOS transistors, while when data of the prescribed unit is loaded to a page buffer PB, a page buffer of a part to which data of the prescribed unit is loaded is reset prior to the loading.
トランスファゲートLT、DTを特定導電型MOSトランジスタとするとともに、ページバッファPBに所定単位のデータをロードする際に、そのロードに先立って、当該所定単位のデータがロードされる部分のページバッファをリセットする。 - 特許庁 - The polarity of an offset voltage of a first buffer (11) and a second buffer (12) connected to a first selection circuit (16) is periodically inverted to equalize the output voltage of a D/A converter circuit (10) with respect to time.
第１選択回路（１６）に接続される第１バッファ（１１）と、第２バッファ（１２）のオフセット電圧の極性を周期的に反転してＤ／Ａ変換回路（１０）の出力電圧を時間的に平均化する。 - 特許庁 - The door-frame 10 constituting a framework of a natural wooden door is constituted by connecting buffer plates 13 to both sides of a door- frame body 12 and connecting natural wooden plates 14 on the buffer plates.
天然木扉の骨組みを構成する框１０であって、積層材のブロック状部材１１を接合した框本体１２の表裏面側に緩衝板１３を接合し、その上に天然木板１４を接合する。 - 特許庁 - An output of a buffer amplifier 19 is connected to a control terminal of the first switching element 13 for controlling the supply current of the LED series connection circuit, while an output of a multiplexer 20 is connected to an input of the buffer amplifier.
そして、ＬＥＤ直列接続回路の通電電流を制御する第１スイッチング素子１３の制御端子に、バッファアンプ１９の出力を、該バッファアンプの入力にマルチプレクサ２０の出力を接続する。 - 特許庁 - A work writing drawing part 14 draws the projected image on a frame buffer 18 concerning the specified three-dimensional structure, and also writes a value showing that the projected image has been drawn on the pixels corresponding to the work buffer 17.
ワーク書込み描画部１４は、指定された３次元構成物に関して投影画像をフレームバッファ１８に描画すると共に、ワークバッファ１７の対応する画素に描画したことを示す値を書き込む。 - 特許庁 - In the case of executing data communication between each of processing parts in the casing 100, data outputted from a transmission buffer 152 in the circuit 150 are folded to the other processing part through a receiving buffer 154.
筐体１００内の各処理部間でデータ通信を行う場合には、ドライバ回路１５０内の送信バッファ１５２から出力されたデータが、受信バッファ１５４を介して他の処理部に向けて折り返される。 - 特許庁 - A first buffer analyzer 3 receives attribute information (a) on a video signal A from a stream buffer (A) 1 to determine an encoded picture type after correction and a generated encoding amount after correction for a switch terminating processing.
第１バッファ分析器３は、ストリームバッファ（Ａ）１から映像信号Ａの属性情報ａを受け取り、切替終端処置のための修正後の符号化ピクチャタイプおよび修正後の発生符号量を決定する。 - 特許庁 - By forming a buffer oxide film (buffer film) 103 on an entire structure including the metal wiring 101A, plasma damage caused in a process for forming the inter-metal-layer insulating film 104 as a post-process thereof is prevented.
この金属配線１０１Ａを含む全体構造上にバッファ酸化膜（バッファ膜）１０３を形成することにより、後工程で金属層間絶縁膜１０４を形成する工程の際のプラズマ損傷を防止する。 - 特許庁 - An RLC-PDU generator (124) generates an RLC-PDU by adding an appropriate RLC layer header to an RLC-SDU output from an RLC-SDU buffer (122) or a retransmission buffer (123).
ＲＬＣ−ＰＤＵ作成部（１２４）は、ＲＬＣ−ＳＤＵバッファ部（１２２）または再送バッファ部（１２３）から出力されたＲＬＣ−ＳＤＵに適切なＲＬＣ層のヘッダを付加してＲＬＣ−ＰＤＵを作成する。 - 特許庁 - A transmission signal is separated into an LDPC-coded data signal and a TMCC signal in a separation part 1501 and the LDPC-coded data signal and the TMCC signal are respectively stored in a data signal input buffer 1502D and a TMCC signal input buffer 1502T.
伝送信号は、分離部１５０１において、LDPC符号化されたデータ信号とTMCC信号とにそれぞれ分離され、データ信号用入力バッファ１５０２ＤとTMCC信号用入力バッファ１５０２Ｔとにそれぞれ保持される。 - 特許庁 - User data are written into a data transfer FIFO buffer 55 by using the first received user clock CRU1 out of the first and second receiving user clocks and the user data are read from the FIFO buffer by using the second receiving user clock CRU2.
これら第１、第２の受信ユーザクロックのうち、第１の受信ユーザクロックＣ_RU1を用いてユーザデータをデータ乗換用のFIFOバッファ５５に書き込むと共に、該FIFOバッファよりユーザデータを第２の受信ユーザクロックＣ_RU2を用いて読み出す。 - 特許庁 - The wide-area communication part 103 transmits, when the total volume of data stored in the buffer 102 is larger than the volume of data that can be transmitted, the data stored in the buffer 102 at least in two or more sessions.
広域通信部１０３は、バッファ１０２に格納されているデータの総量が送信可能データ量より大きい場合、バッファ１０２に格納されているデータを少なくとも２回以上のセッションに分けて送信する。 - 特許庁 - The packet queuing device 1 stores a packet to be received by a WAN side receiving section 11 in an external buffer memory 61, and stores a packet to be received by LAN side receiving sections 41-1 to 4 in an internal buffer memory 50.
パケットキューイング装置１がＷＡＮ側受信部１１にて受信するパケットは外部バッファメモリ６１に記憶し、ＬＡＮ側受信部４１−１〜４にて受信するパケットは内部バッファメモリ５０に記憶する。 - 特許庁 - To provide a semiconductor integrated circuit capable of further reducing capacity of a buffer without causing a buffer to cause underflow even if a plan view video or stereoscopic video is reproduced from a recording medium.
記録媒体から平面視映像と立体視映像とのいずれを再生させる際にも、バッファにアンダーフローを生じさせることなく、そのバッファの容量の更なる削減を可能にする半導体集積回路を提供する。 - 特許庁 - To provide an elevator buffer in a simple structure, which suppresses the deterioration of a foam buffer, reduces labor for check and replacement, while reducing running costs.
本発明は、簡単な構成によりフォーム緩衝部の劣化を抑制することができ、点検や交換の手間を軽減できるとともに、ランニングコストを低減できるエレベータの緩衝器を得ることを目的とするものである。 - 特許庁 - Secondly, a buffer layer composed of AlN is formed on the sapphire substrate on the side where a rugged configuration is formed by the sputter method, and a GaN layer having the c-plane as the principal plane is formed through the buffer layer by the MOCVD method.
次に、凹凸形状を施した側のサファイア基板上にスパッタ法によってＡｌＮからなるバッファ層を形成し、バッファ層を介してＭＯＣＶＤ法によってｃ面を主面とするＧａＮ層を形成した。 - 特許庁 - The photoelectric conversion element includes at least a metal oxide semiconductor layer and a buffer layer made of In_2S_3, wherein the buffer layer is formed on the metal oxide semiconductor layer by the spray method and its thickness is 0.2 to 1.0 μm.
少なくとも、金属酸化物半導体層、及びＩｎ_２Ｓ_３からなるバッファー層を備え、該バッファー層は、金属酸化物半導体層上にスプレー法により形成され、厚みが０．２〜１．０μｍである、光電変換素子。 - 特許庁 - To provide a compound having high heat resistance while keeping an interaction with an electrode and mobility as an electrode buffer material, and to provide an electrode buffer material and a photoelectric conversion element using the compound.
電極バッファー材料として電極との相互作用と移動度を維持しつつ，高い耐熱性を有する化合物，およびこれを用いた電極バッファー材料ならびに光電変換素子を提供することを目的とする。 - 特許庁 - A graphic processor 402 performs rendering by using model data 418 stored in a main memory 60 according to an image processing request from a main processor 400 and updates a color buffer 414 and Z buffer 416.
グラフィックプロセッサ４０２は、メインプロセッサ４００からの画像処理要求に従い、メインメモリ６０に格納されたモデルデータ４１８を用いてレンダリングを行い、カラーバッファ４１４およびＺバッファ４１６を更新する。 - 特許庁 - To provide an epitaxial wafer capable of greatly reducing wafer warpage while reducing a crystal defect, and increasing thickness of a GaN layer formed on a buffer layer, as compared to the case that uses the buffer layer of a conventional structure.
従来構造のバッファ層を用いた場合よりも、結晶欠陥を低減しつつウェハの反りを極めて小さくでき、バッファ層上に形成されたＧａＮ層も厚膜化できるエピタキシャルウェハを提供する。 - 特許庁 - Each processor element(PE) is provided with a command pooling buffer 121 capable of accumulating plural commands, and each DMA controller is provided with a command pooling buffer 11 capable of accumulating plural commands.
プロセッサエレメント（ＰＥ）にはそれぞれ複数のコマンドを蓄積可能なコマンドプーリングバッファ１２１が設けられ、またＤＭＡコントローラにもそれぞれ複数のコマンドを蓄積可能なコマンドプーリングバッファ１３１が設けられている。 - 特許庁 - A destination candidate extracting part 113 extracts a destination candidate by collating the customer designation of the destination information in a destination information dictionary 126 with the character candidate in the character candidate buffer 123, and stores this destination candidate in a destination candidate buffer 124.
宛先候補抽出部114は、宛先情報辞書126内の宛先情報の顧客名称と文字候補バッファ123内の文字候補との照合を行なって宛先候補を抽出し、宛先候補バッファ124に格納する。 - 特許庁 - At the time of generation of a sub-routine branch processing instruction, a program return address (i) of a program counter 3a is saved and stored in not only a stack memory but also a stack buffer register 11, and a buffer status flag 10 is set.
サブルーチン分岐処理命令の発生時にプログラムカウンタ３ａのプログラム戻り番地（ｉ）をスタックメモリ９だけでなくスタックバッファレジスタ１１にも待避格納するとともに、バッファステータスフラグ１０をセットする。 - 特許庁 - The devices 100, 200 have sampling clock generating sections 103, 203, data generating sections 104, 204, data recovery sections 105, 205, transmission buffer sections 106, 206 and reception buffer sections 107, 207 consisting of n (plural number)-stages.
各装置１００、２００は、サンプリングクロック生成部１０３、２０３、データ生成部１０４、２０４、データ再生部１０５、２０５、送信バッファ部１０６、２０６およびｎ（複数）段の受信バッファ部１０７、２０７を有する。 - 特許庁 - The amount of image data to be outputted from the CCDs 21a, 21b and 21c exceeds the throughput of the JPEG compression part 27 but since the buffer 26 is provided, the ability difference of the both is absorbed by the buffer 26.
ＣＣＤ２１ａ、２１ｂ、２１ｃから出力される画像データ量はＪＰＥＧ圧縮部２７の処理能力を超えているが、バッファ２６を設けているために、両者の能力差をバッファ２６が吸収する。 - 特許庁 - The high pressure buffer tank 13 is divided into a first chamber 13a communicating with the high pressure port 15a of the buffer side rotary valve 15 and a second chamber 13b shut off from the high pressure port 15a through a diaphragm 46.
高圧バッファタンク１３は、ダイヤフラム４６により、バッファ側ロータリバルブ１５の高圧ポート１５ａに連通される第１室１３ａと、同高圧ポート１５ａから遮断される第２室１３ｂとに区画されている。 - 特許庁 - In this cathode film 24, a portion contacting the n^-SiC substrate 29 is formed as a high-density n^+ buffer area 25, a p-base area 27 is formed next to this buffer area and an n+ source area 26 is formed to this base area.
このカソード膜２４において、ｎ^-ＳｉＣ基板２９と接触する部分が高濃度のｎ^+バッファ領域２５となり、その隣にｐベース領域２７を形成し、さらにその隣にｎ^+ソース領域２６を形成する。 - 特許庁 - When a search result acquisition request receiving unit 121 receives a request 520 for acquiring search results, a search result transmission unit 122 transmits search results 620 by using the look-ahead buffer 211 as a transmission buffer.
検索結果取得要求受信部１２１が検索結果取得要求５２０を受信すると、検索結果送信部１２２は、先読みバッファ２１１を送信バッファとして使用して、検索結果６２０を送信する。 - 特許庁 - An output part 14 is provided with the buffer memory 23 for temporarily storing the video data outputted from the recording and reproducing part 13 and the SD I/F 20 outputting the video data outputted from the buffer memory 23.
出力部１４は、記録再生部１３から出力された上記映像データを一時記憶するためのバッファメモリ２３と、バッファメモリ２３から出力された上記映像データを出力するＳＤＩ／Ｆ２０を備える。 - 特許庁 - In the method for filtering the negative attribute of the surface point of the graphic object on a pixel in a picture buffer in accordance with a depth value stored in a depth buffer, a tangent disk is constructed at the position of each point.
深度バッファに記憶された深度値に従って画像バッファにおけるピクセル上にグラフィックオブジェクトの表面点の陰属性をフィルタリングする方法において、正接円盤は、各表面点の位置に構築されている。 - 特許庁 - In this method, the test process of a semiconductor device under test is proceeded when a customer tray of a loader section is not vacant, while the number of the semiconductor devices under test mounted on a buffer tray of a loader side buffer section is counted if the customer tray is vacant.
本発明はローダ部のカスタマートレイが空いていなければ、被検査半導体素子の検査過程を進行し、空いていれば、ローダ側バッファ部のバッファトレイに搭載された被検査半導体素子の数をカウントする。 - 特許庁 - A plurality of buffer areas 27 are formed to a surface 23 of a main body part 20 formed by pressing, and mutual plane continuity of mounting eyes 26 of neighboring injector cups 24 are parted through the buffer areas 27.
プレス加工により成形された本体部２０の面２３に複数の緩衝帯２７を形成し、隣り合うインジェクタカップ２４の取付座２６同士の平面連続性を緩衝帯２７を介して分断する構造とする。 - 特許庁 - The length of the longitudinal direction of the buffer 4 is 130-300 mm, and the length of the width direction of the buffer 4 is 90-200 mm.
この人体保護用具２では、上記緩衝体４の長手方向の長さは１３０ｍｍ以上３００ｍｍ以下であり、上記緩衝体４の幅方向の長さは、９０ｍｍ以上２００ｍｍ以下である。 - 特許庁 - The receiving section at the I/F section of a printer comprises a TTL receiving buffer 213 and a CMOS receiving buffer 215 connected in parallel, and a circuit 217 for switching a circuit receiving a data strobe signal (-STB).
プリンタのＩ／Ｆ部における受信部は、並列に接続されたＴＴＬ受信バッファ２１３とＣＭＯＳ受信バッファ２１５、データストローブ信号（−ＳＴＢ）を受信する回路を切り替える切り替え回路２１７を備える。 - 特許庁 - A display controller 50 switches a plurality of frame buffers 33 one after another to select a frame buffer 44 as a readout destination of the drawing data, and supplies drawing data read out by scanning the inside of the frame buffer to the display.
ディスプレイコントローラ５０は、複数のフレームバッファ４４を順次切り替えて描画データの読み出し先のフレームバッファ４４を選択し、フレームバッファ内を走査して読み出される描画データをディスプレイに供給する。 - 特許庁 - The controller 14 recognizes the external connection terminal, switches a switch part 12 from the function block position data of the slave protocol table and connects the pertinent buffer of a bidirectional buffer part 10 and the certain internal circuit of a function block 6.
コントローラ１４は、その外部接続端子を認識し、スレーブプロトコルテーブルの機能ブロック位置データからスイッチ部１２を切り替え、双方向バッファ部１０の該当バッファと機能ブロック６のある内部回路とを接続する。 - 特許庁 - A front buffer film 23 and a back buffer film 24 both consisting of a transparent polyurethane resin having high elasticity are formed on the opposite faces of a pair of front film substrate 21 and back film substrate 22, respectively, in the whole display region.
一対の前フィルム基板２１と後フィルム基板２２のそれぞれの対向する面に、高弾性を有する透明なポリウレタン系樹脂でなる前緩衝膜２３、後緩衝膜２４が表示領域全体に形成する。 - 特許庁 - By constituting the input/output buffer 13 from the high withstand-voltage elements, the input/output buffer 13 can be protected from element breakage due to an abnormal voltage such as ESD without providing an overvoltage protection element.
入出力バッファ１３を高耐圧素子で構成することにより、過電圧保護素子などを設けることなく、入出力バッファ１３をＥＳＤなどの異常電圧による素子破壊などから保護することができる。 - 特許庁 - When delay takes place, a buffer managing part 32 monitors a data buffer 31, and when data falls below a reproduction unit, a decoder control processing part 34 controls a decoder 33 and interrupts reproduction.
遅延が発生した場合において、バッファ量管理部３２にてデータバッファ３１を監視しデータが再生単位より下回ったときにはデコーダ制御処理部３４においてデコーダ３３を制御し再生を中断する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
