「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 155 156 157 158 159 160 161 162 163 .... 476 477 次へ＞- The printer 1 comprises a data buffer 332 for storing and managing a print job being outputted from each communicating section 422-424, and units 45-49 for analyzing the print job outputted from the data buffer 332, taking in print object data from the receiving buffer 331 or the memory card 14 to create print data and performing printing based on that print data.
プリンタ１は、各通信部４２２〜４２４が出力する印刷ジョブを記憶して管理するデータバッファ３３２と、データバッファ３３２が出力する印刷ジョブを解析して受信バッファ３３１やメモリカード１４から印刷対象データを取り込んで印刷データを作成し、その印刷データに基づいて印刷実行するユニット４５〜４９とを備える。 - 特許庁 - A word selecting signal input buffer 2, a block selecting signal input buffer 3, and a digit selecting signal input buffer 4 are provided on a semiconductor chip 1, the device has decoders 5-7 decoding each signal, drivers 8-10 of each output signal of decoders, a memory block BL storing information, and a gate circuit G selecting a column of a memory cell in a memory block.
半導体チップ１上に、ワード選択信号入力バッファ２、ブロック選択信号入力バッファ３、デジット選択信号入力バッファ４があり、それらの各信号をデコードするデコーダ５〜７と、デコーダの各出力信号のドライバ８〜１０と、情報を記憶するメモリブロックＢＬと、メモリブロック内のメモリセルの列を選択するゲート回路Ｇが有る。 - 特許庁 - To provide a structure of buffer bodies which buffer the collision of members activated by accompanying key touch operation with a keyboard device to be used for an electronic musical instrument or the like and a method for exchanging the same in such a manner that the buffer materials to accept the movement of the activating members, such as hammer mechanisms, of the keyboard device may be easily exchanged.
本発明は電子楽器などに用いる鍵盤装置において打鍵動作に伴って作動する部材の衝突を緩衝する緩衝体の構造およびその交換方法に関し、鍵盤装置のハンマー機構などのような作動部材の動きを受け止める緩衝材を簡単に交換できるようにすることを目的とする。 - 特許庁 - The third buffer layer 5 is provided for reducing threading dislocation and residual strain of the light emitting layer 6, improving planarity of a base of the light emitting layer 3, and moderating a piezoelectric field of the light emitting layer 6 by using carriers generated in the third buffer layer 5, and Si is added to the third buffer layer as an impure substance acting as a donor.
第３のバッファ層５は、発光層６の貫通転位および残留歪みを低減するとともに発光層３の下地の平坦性を向上させ、さらには当該第３のバッファ層５で生成されたキャリアを利用して発光層６のピエゾ電界を緩和するために設けたものであり、ドナーとなる不純物としてＳｉを添加してある。 - 特許庁 - When a program switching operation is performed, a buffer control part 32 makes the encoded data of the program of the switching destination be supplied from the buffer part 18 for the changeover to a decoding part 15, and a decoding control part 33 makes the decoding part 15 decode the encoded data of the program of the switching destination supplied from the buffer part 18 for the changeover to the decoding part 15.
番組切り換えの操作が行われた場合、バッファ制御部３２は、切り換え先の番組の符号化データを、切り換え用バッファ部１８からデコード部１５に供給させ、デコード制御部３３は、切り換え用バッファ部１８からデコード部１５に供給される切り換え先の番組の符号化データを、デコード部１５にデコードさせる。 - 特許庁 - A reception buffer 112 is provided for storing a packet of data that meets certain specific conditions and should be directly transferred to an application processing circuit 505, and further, there are provided an empty capacity detection means 113 for detecting an empty capacity of the reception buffer 112, and an empty capacity redirecting means 114 for redirecting the empty capacity of the reception buffer 112 to a transmission source terminal.
ある特定の条件に合致し、アプリケーション処理回路５０５に直接転送すべきデータのパケットを格納する受信バッファ１１２を設け、さらに受信バッファ１１２の空き容量を検知する空き容量検知手段１１３と、受信バッファ１１２の空き容量を送信元端末に返信する空き容量返信手段１１４を設けた。 - 特許庁 - In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.
既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御（ＲＳＣ）ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁 - To secure ample buffer resource without mounting a large capacity of buffer, when frames for confirming conductivity between a plurality of facing devices are received from the facing devices for each cycle, so as to detect alarm, when the received frames are not continuously input to the buffer for a prescribed period.
複数の対向装置との間における導通性を確認するためのフレームを一周期毎に前記複数の対向装置から受信し、受信されたフレームが所定の周期を連続してバッファに入力されなかった際に警報を検出する場合に、大容量のバッファを実装することなく、十分なバッファリソースを確保することを課題とする。 - 特許庁 - The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.
スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁 - The field control system is provided with: an input buffer in which data to be input from an arithmetic part to a plant are successively written; an input state switching means for switching between a state for permitting input of the data written in the input buffer to the plant and a state for inhibiting input of the data written in the input buffer to the plant.
演算部からプラントに向けて入力するデータが逐次書き込まれる入力バッファと、前記入力バッファに書き込まれる前記データの前記プラントへの入力を許容する状態と、前記入力バッファに書き込まれる前記データの前記プラントへの入力を禁止する状態とを切り替える入力状態切替手段と、を備える。 - 特許庁 - When the reception interruption state of the first data continues for not less than prescribed time, the buffer management means 12 avoids release of the buffer occupied by the partial data, when there is no reception request for second data, and releases the buffer occupied by the partial data for the reception of the second data, when there are reception requests for the second data.
バッファ管理手段１２は、第１のデータの受信中断状態が所定時間以上継続しているときは、第２のデータの受信要求がない場合は当該一部のデータが占有しているバッファの解放を回避し、第２のデータの受信要求があった場合は当該一部のデータが占有しているバッファを第２のデータの受信のために解放する。 - 特許庁 - To provide a method of manufacturing a buffer layer for a CZTS-based semiconductor such that a CdS buffer layer having excellent characteristics can be formed on a light absorption layer made of the CZTS-based semiconductor, a CBD solution for the CZTS-based semiconductor used for such a method, and a photoelectric element having the buffer layer obtained by such the method.
ＣＺＴＳ系半導体からなる光吸収層の上に良好な特性を持つＣｄＳバッファ層を形成することが可能なＣＺＴＳ系半導体用バッファ層の製造方法、このような方法に用いられるＣＺＴＳ系半導体用ＣＢＤ溶液、及び、このような方法により得られるバッファ層を備えた光電素子を提供すること。 - 特許庁 - By forming the mounting surface of the buffer member and the holder body into the round groove shape, and by decreasing the thickness in the longitudinal direction of the buffer member, a holder for a brittle thin plate polishing device is constructed in which the buffer member has the same slip resistance as a square groove, although the shape of a fitting section is the round groove.
以上の課題解決のため、本発明は、緩衝部材とホルダ本体との取付け面を丸溝形状とし、かつ、その緩衝部材の横手方向の厚みを短くすることで、嵌込部の形状が丸溝でありながら角溝同様の緩衝部材の脱落しにくさを有する脆性薄板研磨装置用ホルダを提供する。 - 特許庁 - The current clamp circuit which has a first buffer for supplying current to a load and a diode circuit between the load and an input terminal of the first buffer, and turns on the diode circuit during overcurrent to restrict output current, includes a second buffer which is connected between the diode circuit and the load to absorb forward current caused to flow to the diode circuit.
負荷へ電流を供給する第１のバッファと、負荷と第１のバッファの入力端子の間にダイオード回路を有し、過電流時にダイオード回路がオンして出力電流を制限する電流クランプ回路において、ダイオード回路と負荷の間に接続され、ダイオード回路に流れる順方向電流を吸い込む第２のバッファを備える。 - 特許庁 - When identifier fields of the IP packet already registered to a registration processed buffer 21 and an IP packet newly stored in the reception buffer 20, the protocol field, and a transmitter IP address field are the same, a new IP packet is abandoned; when different, the new IP packet is registered and transferred to the registration processed buffer 21.
登録処理済みバッファ２１にすでに登録されているＩＰパケットと新たに受信バッファ２０に保存されたＩＰパケットの識別子フィールド、プロトコルフィールドおよび送信元ＩＰアドレスフィールドが同じ場合は新たなＩＰパケットを破棄し、異なる場合は新たなＩＰパケットを登録処理済みバッファ２１に登録するとともに転送する。 - 特許庁 - After a buffer layer containing a carbon nanofiber or a carbon nanotube at the rate of 60 to 90 wt.%, more preferably, 70 to 80 wt.% is formed on a current collector, the polarizable electrode layer is formed on the buffer layer; and accordingly, a pair of electrodes in which the buffer layer and the polarizable electrode layer are laminated in sequence is obtained.
集電体上に、カーボンナノファイバーまたはカーボンナノチューブを６０ｗｔ％〜９０ｗｔ％、好ましくは７０ｗｔ％〜８０ｗｔ％の割合で含有するバッファー層を形成した後、該バッファー層上に分極性電極層を形成することで、集電体上に、バッファー層と、分極性電極層とが順に積層された一対の電極を得る。 - 特許庁 - To provide an output buffer circuit capable of high-speed operation where an output impedance of the output buffer circuit having a pre-emphasis function is constant without depending on an adjustable amount of pre-emphasis and a number of pre-emphasis taps and operation timing, and matches with a characteristic impedance of a transmission line, and does not cause re-reflection at an output terminal of the output buffer.
プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。 - 特許庁 - An output buffer circuit outputs a data signal inputted in a data input terminal DATA from an output buffer unit when an enable terminal EN is enabled, and determines the data signal inputted in the data input terminal DATA to switch the driving capacity of the output buffer unit when the enable terminal EN is disabled.
イネーブル端子ＥＮがイネーブルになっているときにデータ入力端子ＤＡＴＡに入力しているデータ信号を出力バッファ部から出力する出力バッファ回路において、イネーブル端子ＥＮがディセーブルになっているときにデータ入力端子ＤＡＴＡに入力しているデータ信号を判別して出力バッファ部の駆動能力を切り替える。 - 特許庁 - To provide a cell delay discard buffer device and a method for correcting cell delay discard control for preventing a problem that a cell to be transmitted is discarded from occurring even when the interval input of cell flow or the like to a cell buffer is not guaranteed in the cell delay discard buffer device after exchange processing of input cell flow to one line from a plurality of lines.
複数方路から１方路への入力セル流交換処理後のセル遅延廃棄バッファ装置において、セルバッファヘのセル流等間隔入力が保証されない場合であっても、透過すべきセルが廃棄される不具合が発生しないようにしたセル遅延廃棄バッファ装置およびセル遅延廃棄制御の補正方法を提供する - 特許庁 - A simulation part uses a Q-learning method to determine a moving procedure of a moved container from a yard area to a buffer area in a minimum number of movings based on a yard arrangement data indicating an arranging position of the container stored in the yard area and a buffer arrangement data indicating a desired arranging position of the moved container to be stored in the buffer area.
シミュレーション部は、Ｑ−ｌｅａｒｎｉｎｇ法を用いて、ヤードエリアに保管されているコンテナの配置位置を示すヤード配置データとバッファエリアに保管されるべき移動対象コンテナの希望配置位置を示すバッファ配置データから最小移動回数で移動対象コンテナをヤードエリアからバッファエリアに移動する手順を決定する。 - 特許庁 - A changeover means and a plurality of storage medium control means are controlled such that data transfer is performed between a host interface and a plurality of transfer buffer memories while changing over the plurality of transfer buffer memories in a block unit smaller than the striping unit, and that data transfer is continuously performed in the striping unit between the plurality of transfer buffer memories and a plurality of storage means.
ストライピング単位よりも小さいブロック単位で複数の転送バッファメモリを切り替えながらホストインタフェースと複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して複数の転送バッファメモリと複数の記憶手段との間でデータ転送するように、切替手段と複数の記憶媒体制御手段とを制御する。 - 特許庁 - When image data to be processed in a second job are stored in a buffer memory 21 of the compression expansion unit 23 in use by a first job, a DMA controller 40 transfers the image data to a buffer memory 31 of the other compression expansion unit 33 not in use, and the compression expansion unit 33 of the buffer memory 31 is used to perform the second job.
第１のジョブで使用中の圧縮伸張部２３のバッファメモリ２１に、第２のジョブで処理すべき画像データが格納されているとき、その画像データを、使用中でない他方の圧縮伸張部３３のバッファメモリ３１にＤＭＡコントローラ４０で転送し、そのバッファメモリの圧縮伸張部３３を使用して第２のジョブを実行する。 - 特許庁 - Further, the agent script for the program maintains a composite data structure including: an input buffer for storing input variables; an output buffer for storing output values to be displayed to the user; a program state data structure; and a bag buffer for temporarily storing input variables which the program will need in the course of future execution.
さらに、プログラムのためのエージェント・スクリプトは、入力変数を格納する入力バッファと、ユーザに示すべき出力値を格納する出力バッファと、プログラム状態データ構造と、必要に応じてプログラムが将来の実行の最中に必要となる入力値を一時的に格納するバッグバッファとを含む複合データ構造を保持する。 - 特許庁 - In this method, wiring and solder pad are formed without using solder masks, namely after a wiring pattern forming resist is formed, a buffer metal layer or wiring by electrolytic plating is formed in direct, moreover, a buffer metal layer by the electrolytic plating method, or wiring by electrolytic plating, further a buffer metal layer by the electrolytic plating and solder layer by the electrolytic plating are formed.
配線、ソルダーパッドをソルダーマスクを用いないで形成する方法であって、配線パターン形成用レジストを形成した後、そのままバッファメタル層あるいは電解メッキによる配線さらに電解メッキ法によるバッファメタル層、あるいは電解メッキ法による配線、さらに電解メッキによるバッファメタル層、電解メッキ法によるソルダー層を形成する方法である。 - 特許庁 - The communication terminal is provided with a signal processing section 1 that discriminates the presence of storage of a destination number to the redial buffer memory 3 at dialing to the destination number, shifts the destination number to a top address of the redial buffer memory 3 when the storage exists, and stores the destination number to the head address of the redial buffer memory 3 when no storage exists.
発呼先番号の発呼時において、その発呼先番号のリダイヤルバッファメモリ３への記憶の有無を判別して、記憶があれば、その発呼先番号を上記リダイヤルバッファメモリ３の先頭位置に移動させる一方、記憶がなければ、その発呼先番号を上記リダイヤルバッファメモリ３の先頭位置に記憶させる信号処理部１を備えている。 - 特許庁 - An IP switch 100 acting like the voice packet receiver includes: a fluctuation absorption buffer 7a for temporarily storing voice packets; a fluctuation detection section 11 for detecting the fluctuation amount of the voice packets; and a buffer amount revision section 16 for changing the capacity of the fluctuation absorption buffer 7a depending on the fluctuation amount detected by the fluctuation detection section 11.
音声パケット受信装置であるＩＰ交換機１００は、音声パケットを一時的に溜める揺らぎ吸収バッファ７ａと、音声パケットの揺らぎ量を検出する揺らぎ検出部１１と、この揺らぎ検出部１１により検出された揺らぎ量に応じて、揺らぎ吸収バッファ７ａのバッファ量を変えるバッファ量変更部１６と、を備えている。 - 特許庁 - A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.
シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁 - The arbiter section providing an output permission performs output destination adjustment processing (step A2) that gives output permission to an output port to an input buffer section in a way of no duplication and open port adjustment processing (step A3) where an idle output port not shared by any input buffer section is assigned to the idle input buffer section not acquiring output permission.
出力許可を与えるアービタ部は出力ポートへの出力許可を重複しないように入力バッファ部に与える出力先調整処理（ステップＡ２）と、どの入力バッファ部にも占有されていないアイドル出力ポートを、出力許可を獲得していないアイドル入力バッファ部に割り当てる空きポート調整処理（ステップＡ３）とを実行する。 - 特許庁 - The method has a step (a) for activation of the first compressed video source and a step (b) for activation of the second compressed video source, a first memory size is assigned to a frame buffer and a second memory size is assigned to a compressed video buffer in the step (a), and a part of the second memory size is reassigned to the frame buffer in the step (b).
本方法は、（ａ）前記第１の圧縮されたビデオ源の活性化の場合には、第１のメモリサイズをフレームバッファに割り当て且つ第２のメモリサイズを圧縮ビデオバッファに割り当てるステップと、（ｂ）前記第２の圧縮ビデオ源の活性化の場合には、前記第２のメモリサイズの一部を前記フレームバッファへ再割り当てするステップとを有する。 - 特許庁 - In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.
メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁 - The communication channel interface circuit is configured to perform control for reading transmission data to be applied to the corresponding communication channel from the communication channel buffer area, and for writing reception data to be applied from the communication channel in the corresponding communication channel buffer area on the basis of the definition information of the communication channel buffer area set in a register circuit via the internal bus.
通信チャネルインタフェース回路は、内部バス経由でレジスタ回路に設定された通信チャネルバッファ領域の定義情報に基づいて、通信チャネルバッファ領域から対応する通信チャネルに与える送信データを読み出し且つ通信チャネルから与えられる受信データを対応する通信チャネルバッファ領域に書き込む制御を行う。 - 特許庁 - A CPU 16 generates packet data of the same length as that of video and audio streams at a fixed bit rate from them temporarily stored in a video input buffer 12 and an audio input buffer 14, generates header data with a fixed length to each of the packet data and alternately stores them to an output buffer 15 to multiplex the packet data.
ＣＰＵ１６は、ビデオ入力バッファ１２およびオーディオ入力バッファ１４に一時記憶された、固定ビットレートのビデオストリームおよびオーディオストリームから、同一長さのパケットデータを生成するとともに、各パケットデータに対して固定長のヘッダデータを生成して、これらを出力バッファ１５に交互に記憶させることにより多重化する。 - 特許庁 - The crystal growth method includes: a process for growing a ZnO monocrystal buffer layer on the substrate in a condition that zinc (Zn) is rich or oxygen (O) is rich; a process for carrying out the surface flattening of the ZnO monocrystal buffer layer; and a process for growing a monocrystal ZnO layer on the ZnO monocrystal buffer layer carried out with the surface flattening.
基板上に、亜鉛（Ｚｎ）リッチもしくは酸素（Ｏ）リッチの条件にてＺｎＯ単結晶バッファー層を成長する工程と、前記ＺｎＯ単結晶バッファー層の表面平坦化処理を実施する工程と、前記表面平坦化処理を施したＺｎＯ単結晶バッファー層上に単結晶ＺｎＯ層を成長する工程とを含む。 - 特許庁 - A bus band monitoring device comprises: a buffer unit connected to a common bus for storing data input via the common bus; a processing unit for performing predetermined processing based on the data stored in the buffer unit; and a detection unit for detecting a band of data on the common bus based on a condition of storage of data input in the buffer unit via the common bus.
共通バスに接続され、共通バスを介して入力されたデータを記憶するバッファ部と、バッファ部に記憶されたデータに基づいて予め定められた処理を行う処理部と、バッファ部に共通バスを介して入力されるデータの記憶の状態に基づいて、共通バス上のデータの帯域を検出する検出部と、を備える。 - 特許庁 - In a network having a communication device with an EEE function, a fault detection device has: communication means acquiring information from the communication device; and fault analysis means acquiring buffer overflow information in a buffer memory of an interface of the communication device by the communication means, and estimating a position and factor of faults on the basis of the buffer overflow information.
ＥＥＥ機能を具備した通信装置を有するネットワークにおいて、障害検出装置は、通信装置から情報を取得する通信手段と通信装置のインタフェースのバッファメモリにおけるバッファあふれ情報を通信手段により取得し、バッファあふれ情報に基づいて、障害箇所と原因を推定する障害解析手段とを備える。 - 特許庁 - An MPEG2 encoder 101 changes a quantization step to control a generated amount of ES data (variable length coding data) so that number of slice headers in existence in a data buffer 102 is a prescribed value on the basis of a buffer occupied amount SHN detected and supplied by a header counter 105 in order to avoid occurrence of overflow or underflow in the data buffer 102.
ＭＥＰＧ２エンコーダ１０１は、データバッファ１０２がオーバーフローまたはアンダーフローを起こすことが無いよう、ヘッダカウンタ１０５により検出供給されたバッファ占有量ＳＨＮに基づいて、データバッファ１０２内に存在するスライスヘッダの数が、所定の値となるよう、量子化ステップを変化させることで、ＥＳ（可変長符号化データ）の発生量を制御する。 - 特許庁 - When image width is to be vertically increased, is there if no longer an empty space for writing in the line buffer memories 226, the writing and reading of image data to and from the line buffer memories 226 is prohibited, and pixel data of a prescribed amount for enlargement prepared in advance in an additional line buffer memory 229 is transferred to an output layer.
画像幅を副走査方向に拡大する処理を施す場合において、ラインバッファメモリ群２２６に書込み用の空きがなくなるときには、ラインバッファメモリ群２２６に対する画像データの書込みおよび読出しを禁止し、予め追加ラインバッファメモリ２２９に用意された拡大用の所定量分の画素データを出力段に転送する。 - 特許庁 - A bus band monitoring device comprises: a buffer unit connected to a common bus for storing data input via the common bus; a processing unit for performing predetermined processing based on the data stored in the buffer unit; and a detection unit for detecting a band of data on the common bus based on status of a data handover between the buffer unit and the processing unit.
共通バスに接続され、共通バスを介して入力されたデータを記憶するバッファ部と、バッファ部に記憶されたデータに基づいて予め定められた処理を行う処理部と、バッファ部と処理部との間でのデータの受け渡しの状態に基づいて、共通バス上のデータの帯域を検出する検出部と、を備える。 - 特許庁 - A clock reproducing apparatus applies over-sampling to a detection signal to acquire a symbol value, discriminates whether or not each symbol value is the same as a preceding symbol value, stores them to a buffer memory, and detects the symbol timing on the basis of the sampling timing corresponding to the address of the buffer memory and an arithmetic value stored in the buffer.
クロック再生装置において、検波信号をオーバーサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。 - 特許庁 - A GaN single crystal 3 having enough thickness to be independently used as a substrate is grown via a buffer layer 2 formed of ZnO on a three-layer structure substrate 1 consisting of a sapphire crystal substrate 1c, an AlN buffer layer 1b formed on the sapphire crystal substrate 1c, and a GaN single crystal surface layer 1c formed on the buffer layer 1b.
サファイア結晶基板１ｃと、該サファイア結晶基板１ｃ上に形成されるＡｌＮバッファ層１ｂと、該バッファ層１ｂ上に形成されるＧａＮ単結晶の表層１ｃとからなる、三層構造の基板上１に、ＺｎＯからなるバッファ層２を介して、単独で基板として用いることが可能な厚さを有するＧａＮ単結晶３を成長する。 - 特許庁 - While a division processing section 18 stores the image data of a prescribed size received from an image read section 14 to one of compression buffer memories 44A, 44B and succeeding image data to the other compression buffer memory, the processing section 18 outputs the image data stored in one of the compression buffer memories to a compression processing section 20.
分割処理部１８では、画像読取部１４から入力される画像データを、まず、圧縮用バッファメモリ４４Ａ，４４Ｂの一方に所定サイズの画像データを格納すると、次の画像データを他方の圧縮用バッファメモリに格納しながら、一方の圧縮用バッファメモリに格納している画像データを圧縮処理部２０へ出力する。 - 特許庁 - The printer 1 comprises a data buffer 332 for storing and managing a print job outputted from each communicating section 422-424, and units 45-49 for analyzing a print job outputted from the data buffer 332 and creating print data by taking print object data from the receiving buffer 331 or the memory card 14 and then executing printing based on that print data.
プリンタ１は、各通信部４２２〜４２４が出力する印刷ジョブを記憶して管理するデータバッファ３３２と、データバッファ３３２が出力する印刷ジョブを解析して受信バッファ３３１やメモリカード１４から印刷対象データを取り込んで印刷データを作成し、その印刷データに基づいて印刷実行するユニット４５〜４９とを備える。 - 特許庁 - This storage device simultaneously performs data transfer between any one of first to third sector buffer RAM and a host system device 20 data transfer between any one of first to third sector buffer RAM and an error correct code(ECC) circuit part 6 and data transfer between any one of first to third sector buffer RAM and a memory part 2 in the case of continuously writing plural pieces of sector data.
連続して複数のセクタデータを書き込む場合、第１から第３セクタバッファＲＡＭのいずれかとホストシステム装置２０との間のデータ転送、第１から第３セクタバッファＲＡＭのいずれかとＥＣＣ回路部６との間のデータ転送、及び第１から第３セクタバッファＲＡＭのいずれかとメモリ部２との間のデータ転送を同時に行う。 - 特許庁 - By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.
かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁 - Buffer layers are formed on an Si substrate, thereby orienting or epitaxially growing metal thin films and ferroelectric thin films through the buffer layers one after another, and the Si substrate and buffer layers are partly removed to form a small ferroelectric thin film element having a superior performance using various etching techniques.
Ｓｉ基板上にバッファ層を形成することによって、これらのバッファ層を介して金属薄膜と強誘電体薄膜を順次、配向またはエピタキシャル成長させ、続いて各種エッチング技術を用いてＳｉ基板やバッファ層を部分的に除去することによって小型で優れた性能を有する強誘電体薄膜素子を形成する。 - 特許庁 - The buffer circuit in the logic circuit block 200 is made a buffer circuit 207 with a select function, in addition to the input terminal of the proper buffer circuit controlled by the output terminal of the NOR circuit 203, an input terminal controlled by the output terminal Q of the scan flip flop 103 for latching the data for scan test from the SCAN_IN terminal is provided.
組合せ論理回路ブロック２００内のバッファ回路をセレクト機能付きのバッファ回路２０７とし、ＮＯＲ回路２０３の出力端子から制御される本来のバッファ回路の入力端子に加えて、ＳＣＡＮ＿ＩＮ端子からのスキャンテスト用のデータをラッチするスキャンフリップフロップ１０３の出力端子Ｑから制御される入力端子を設けた。 - 特許庁 - This dual mode address generator comprises inputs that receive a current address A, an address offset M, a buffer length L, and a control signal; and logic configured to compute a first memory address for a buffer with an implied lower boundary and a second memory address for a buffer with an implied higher boundary response to the A, M, and L.
現在アドレスＡ、アドレスオフセットＭ、バッファ長Ｌおよび制御信号を受信する入力と、Ａ、Ｍ、およびＬに応じて、暗示下限境界を有するバッファの第１のメモリアドレスと暗示上限境界を有するバッファの第２のメモリアドレスとを計算するように構成された論理とを含むデュアルモードアドレス生成器が提供される。 - 特許庁 - A switching means and a plurality of storage medium control means are controlled for transferring data between a host interface and a plurality of transfer buffer memories, and continuously transferring the data between the plurality of transfer buffer memories and a plurality of storage means in the striping unit, while switching the plurality of transfer buffer memories in a block unit smaller than the striping unit.
ストライピング単位よりも小さいブロック単位で複数の転送バッファメモリを切り替えながらホストインタフェースと複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して複数の転送バッファメモリと複数の記憶手段との間でデータ転送するように、切替手段と複数の記憶媒体制御手段とを制御する。 - 特許庁 - In the image processing method to plot a prescribed image by an image processor 10 having a frame buffer 15a and the Z buffer 15b associated with the frame buffer 15a, a main model 3A and a sub-model 3B including at least a part of the main model 3A are arranged at a prescribed position P0 of a virtual three-dimensional space.
フレームバッファ１５ａと、そのフレームバッファ１５ａに対応付けられたＺバッファ１５ｂとを備えた画像処理装置１０により所定の画像を描画する画像処理方法において、主モデル３Ａとその主モデル３Ａの少なくとも一部を内包する副モデル３Ｂとを仮想３次元空間１の所定位置Ｐ０に配置する。 - 特許庁 - When a reception buffer has a space for at least one credit, the number of credits on the reception side is reported as '1' to start communication; and when a data packet is received, prescribed credit space information is artificially returned as long as the reception buffer has a space for one or more credits even after data in the data packet is stored in the reception buffer.
受信バッファに少なくとも１クレジット分以上の空きが有る場合は、受信側のクレジット数を「１」として通知して通信を開始し、データパケットを受信した場合は、そのデータパケット中のデータを受信バッファに格納した後も１クレジット分以上の空きがある限りは、擬似的に所定のクレジット空き情報を返信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
