「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 158 159 160 161 162 163 164 165 166 .... 476 477 次へ＞- A memory area of a buffer memory which temporarily stores data written in the HDD is managed by clearly dividing into a buffer memory area for sequential data, such as audio data and that for random access data, such as an address book.
ＨＤＤにて読み書きされるデータを一時的に記憶するバッファメモリのメモリ領域を、オーディオデータ等のシーケンシャルデータ用のバッファメモリ領域と、住所録等のランダムアクセスデータ用のバッファメモリ領域とに明確に分けて管理する。 - 特許庁 - A buffer control part 44 reads out echo data from the frame buffer 46 and outputs the same to a display image forming part 50 and a displacement hysteresis image forming part 48 according to a readout address calculated by a readout address generator 42.
バッファ制御部４４は、読み出しアドレス発生器４２が算出する読み出しアドレスに従って、フレームバッファ４６からエコーデータを読み出して、表示画像形成部５０および変位履歴画像形成部４８に出力する。 - 特許庁 - A receiver side is provided with a fluctuation absorption buffer for absorbing delay fluctuation of the received packet, and dynamically changes the fluctuation absorption buffer amount in response to the delay fluctuation in a section of the encoded data for which the soundless flag is set.
受信側では、受信したパケットの遅延変動を吸収する揺らぎ吸収バッファを設け、無音フラグが設定された符号化データの区間で遅延変動に応じて揺らぎ吸収バッファ量を動的に変更する。 - 特許庁 - The audio data written in the buffer RAM 11 whose transfer speed is different since the linear velocity varies according to a reproducing position on the disk 1, the audio data are read out from the buffer RAM 11 at a fixed transfer speed.
このバッファＲＡＭ１１に書き込まれる音声データは、ディスク１での再生位置に応じて線速度が異なるから、その転送速度が異なるが、バッファＲＡＭ１１からはこの音声データが一定の転送速度で読み出される。 - 特許庁 - To provide a means (means for information addition into a general COPY buffer) capable of newly adding information to information existent in a present general COPY buffer concerning all software to be operated on a relevant OS.
該当ＯＳ上で稼動する全てのソフトウェアに対し、現在の汎用ＣＯＰＹバッファ内に存在する情報に対して、新たに情報を追加することができる手段（汎用ＣＯＰＹバッファへの情報追加手段）を提供する。 - 特許庁 - A rearranging circuit 18 rearranges luminance data and color difference data, which are stored in the buffer memory 16, in an order fitted to two-dimensional discrete cosine transformation by an SIDM processing in a DCT circuit and stores them in a buffer memory 20.
並び換え回路１８は、バッファ・メモリ１６に記憶される輝度データ及び色差データを、ＤＣＴ回路でのＳＩＤＭ処理による二次元離散コサイン変換に適した順序に並び換えてバッファ・メモリ２０に格納する。 - 特許庁 - When a storage amount input to a first buffer and a storage amount input to a second buffer both exceed a prescribed storage amount, game data input to the first and second buffers are deleted at appropriate timing.
第１のバッファに入力されている蓄積量と、第２のバッファに入力されている蓄積量とが、共に所定蓄積量を超えた場合に、適切なタイミングで第１、第２のバッファに入力されているゲームデータを削除する。 - 特許庁 - The buffer amplifier is connected to an output circuit of the microphone, and also equipped with constant-current diodes 21 and 22 as loads, and biasing resistances 11 and 12 of the buffer amplifier are used in common as power supply resistances of a phantom power source.
マイクロホンの出力回路に緩衝増幅器が接続され、緩衝増幅器は負荷として定電流ダイオード２１，２２を備え、緩衝増幅器のバイアス用抵抗１１，１２をファントム電源の供給抵抗として共用する。 - 特許庁 - The quality of the received data is confirmed by collating data to be newly stored with data which overflow from the buffer by storage of the newly received data by unit of bit, after the received data for one frame have been stored in the buffer.
そして、このバッファに１フレーム分の受信データが格納された後に、新たに格納されるデータと、この格納によりバッファからオーバフローしたデータとをビット単位で照合することで、受信データの品質確認を行う。 - 特許庁 - Also, the address information of the object data is stored in an EWB buffer 150 at the time of starting autonomous move-out by the processor, and when the address of BackEviction object data exists in the EWB buffer 150, cache ejection processing by BackEviction is stopped.
また、プロセッサによる自律的ムーブアウトの開始時に対象データのアドレス情報をＥＷＢバッファ１５０に格納し、ＢａｃｋＥｖｉｃｔｉｏｎ対象のデータのアドレスがＥＷＢバッファ１５０に存在する場合はＢａｃｋＥｖｉｃｔｉｏｎによるキャッシュ排出処理を中止する。 - 特許庁 - Production of fluctuations denoting absence of an ATM cell to be read from a fluctuation absorption buffer 201 for a period of a set buffer value (milliseconds) is detected and a detected consecutive number of produced fluctuations is statistically measured.
設定されているゆらぎバッファ値（ミリ秒）を周期として、ゆらぎ吸収バッファ２０_1から読み出されるべきＡＴＭセルがないことを示すゆらぎ発生を検出し、その検出したゆらぎ発生の連続回数を統計する。 - 特許庁 - Moreover, the evaluation test apparatus includes control means which controls to output the measurement result signals by successively driving the plurality of second buffer amplifiers while applying the test load signals from the plurality of first buffer amplifiers.
さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 - 特許庁 - To provide a buffer pool mechanism capable of fast operating by eliminating influence on processing to each other between a plurality of programs attempted to access the buffer pool mechanism.
バッファプール機構にアクセスしようとする複数のプログラム間で、互いの処理の影響を排除して、高速に動作することが可能なバッファプール機構を備えたバッファ管理方法及びバッファ管理システムに関する技術を提供する点にある。 - 特許庁 - Then those panels 7' are stacked each across a buffer material 603 having an opening part at its display area part and those stacked panels 7' are sandwiched between a couple of buffer materials 603 and set in an application device 600.
次に、これらのパネル７′を、その表示領域部分に開口部を有する緩衝材６０３を介して積層し、積層されたこれらのパネル７′を一対の緩衝材６０３によって挟んで圧着装置６００に設置する。 - 特許庁 - The rate control part 2 applies the rate control so that VBV buffer occupancy of video in the rate control part 1 is correlative to a VBV buffer occupancy in encoding in the rate control part 2, thereby alleviating rate control processing.
該レート制御部２は、レート制御部１おける映像のＶＢＶバッファ占有量が、レート制御部２における符号化時のＶＢＶバッファ占有量と相関するようにレート制御することにより、レート制御処理を軽減する。 - 特許庁 - In each of the power regions Area A-Area I independently of one another, a region allowing separate power to be further applied thereto is formed, and a relay buffer (repeater), a clock buffer and an information retention latch for information evacuation are integrated in the region.
また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁 - The graphite member is covered with a buffer film to be an under coat on the whole or a part of the surface of the graphite member and covered with a protective film on the whole or a part of the surface of the buffer film.
本発明のグラファイト部材は、グラファイト部材の表面全体あるいは一部を下地となる緩衝膜で覆い、さらに前記緩衝膜の表面全体あるいは一部を保護膜で覆われていることを特徴とする。 - 特許庁 - Portions of the buffer trenches 30, which are located at the opposite side to the gate trenches 23 sides in the longitudinal direction of the gate trenches 23, are located in the outer peripheral well region 29, so that concentration of electric field on these portions of the buffer trenches 30 can be moderated.
また、ゲートトレンチ２３の長手方向においてバッファートレンチ３０のうちゲートトレンチ２３側とは反対側の部分が外周ウェル領域２９内に位置するので、バッファートレンチ３０の当該部分の電界集中を緩和できる。 - 特許庁 - To provide a record player wherein even when impact or external force is added to the player main body, the impact or the external force is absorbed by a buffer body without generating howling and material fatigue of the buffer body is not generated.
レコードプレーヤ装置において、装置本体に衝撃や外力が加わっても緩衝体がそれら衝撃や外力を吸収してハーリング等を起こすことがなく、且つ、その緩衝体に材料疲労が生じないことを目的とする。 - 特許庁 - Then the line having the quotation mark at the head is composed in an image buffer 6, whose contents are displayed on the screen of a display device 1 or copied to a print buffer 7 and printed on an output device 3.
次に、ある引用符が先頭に付く行を背景色とともに画像バッファ６に合成し、画像バッファ６の内容を表示装置１の画面に表示したり、印刷バッファ７にコピーして出力装置３から印刷する。 - 特許庁 - A memory control unit 3A controls the timing of reading the brightness data and color difference data from the buffer memory according to the number of lines of the brightness data and color difference data stored in the buffer memory and the number of lines processed by the LOT sections 4A and 5A during a predetermined period.
メモリ制御部３Ａは、バッファメモリに記憶された輝度データ、色差データのライン数と、所定期間にＬＯＴ部４Ａ、５Ａで処理されるライン数とに応じて、バッファメモリから輝度データ、色差データを読み出すタイミングを制御する。 - 特許庁 - Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.
第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁 - The output level fixing circuit 113 is serially connected between the amplifier 111 and the buffer 112, receives the input signal amplified by the amplifier 111, converts it into a logical level signal and outputs it to the buffer 112.
出力レベル固定回路１１３は、増幅器１１１とバッファー１１２との間に直列に接続されており、増幅器１１１で増幅された入力信号を受けて論理レベル信号に変換しバッファー１１２へ出力する。 - 特許庁 - A means for controlling writing and reading according to each table is provided, which has a write table register where a write order to each divided buffer is stored, and a read table register where a read order from the buffer is stored.
分割された各バッファへの書き込み順序を格納した書き込みテーブルレジスタと、該バッファからの読み出し順序を格納した読み出しテーブルレジスタを有し、各々のテーブルに従い書き込みと読み出しを制御する手段。 - 特許庁 - Further, when the measured temperature falls to the prescribed temperature after the data signal D6 is recorded in the HDD2 for buffer, the switch control part 3-4A transfers data recorded in the HDD2 for buffer to the HDD1 for recording data.
更に、データ信号Ｄ６をバッファ用ＨＤＤ２に記録後、計測温度が所定の温度まで下がった場合、スイッチ制御部３−４Ａは、当該バッファ用ＨＤＤ２に記録されたデータを、データ記録用ＨＤＤ１に転送する。 - 特許庁 - One of the opposite sides of the partition wall 136, positioned between the first and second holes 212, 214 and extending in the vertical direction along the sensor base, is made to be the upstream side buffer chamber 134a and the other side the downstream side buffer chamber 134b.
第１,第２の孔２１２，２１４の間に位置して鉛直方向にてセンサベースに沿って延びる隔壁１３６の両側の一方を上流側バッファ室１３４ａとし、他方を下流側バッファ室１３４ｂとする。 - 特許庁 - When the plotting side becomes the buffer under run state, formation of the visible picture is interrupted in a state in which data recording is continued as it is, after picture data is supplied to the buffer memory for picture data, formation of the visible picture is restarted.
描画側がバッファアンダーラン状態に至ったときは、データ記録をそのまま続行した状態で該可視画像の形成を中断し、該画像データ用バッファメモリに画像データを補給した後に該可視画像の形成を再開する。 - 特許庁 - If it is discriminated that congestion occurs based on a buffer usage amount of the reception buffer 121, a PAUSE frame establishing a transmission interval of the frames, is transmitted from the frame reception device 102 to the frame transmission device 101.
受信バッファ１２１のバッファ使用量に基づいて輻輳が発生したと判定された場合、フレームの送出間隔を設定したＰＡＵＳＥフレームが、フレーム受信装置１０２からフレーム送信装置１０１に送信される。 - 特許庁 - To provide a magnetic disk drive and a data error correcting method, which shorten the data buffer occupation time for error correction when an SDRAM is used as a data buffer and enables high-speed error corrections and fast data transfer.
データバッファにＳＤＲＡＭを用いた際の誤り訂正のためのデータバッファ占有時間を削減することを可能にし、高速な誤り訂正とデータ転送の高速化を可能とした磁気ディスク装置及びデータ誤り訂正方法。 - 特許庁 - According to the contents of a note buffer for chord detection where the note number of the note event is added or deleted, the root and type of a chord are detected (for example, a chord having the same constitution as the constitution of a note number in the note buffer for chord detection is found) and written to different buffers.
こうすると、従来では検出することができなかった和音であっても検出できるので、ユーザはより多くの種類の和音をいろいろな入力形態で指定することができるようになる。 - 特許庁 - The video distribution apparatus 10 allows a switching device 12 to sort video signals in an input buffer 11 which have been received from terminals 20 at each point, and transfers the sorted video signals to an output buffer 13 for transmission to the terminals 20 at each point.
映像配信装置１０は，各地点の端末２０から受信した入力バッファ１１内の映像信号を，切替器１２により選別して，各地点の端末２０に送信するための出力バッファ１３に転送する。 - 特許庁 - Pedestals 31, 32 are formed on a buffer region 4 so that the height of the surface of a second metal layer 19 on the buffer region 4 is higher than that on a gate region 3 before pressure is applied to a contact terminal member 6.
コンタクト端子体６の未加圧状態においては、第２金属層１９の、バッファ領域４上の表面高さがゲート領域３上の表面高さよりも高くなるように、バッファ領域４上に台座部３１，３２を設ける。 - 特許庁 - A priority determination means 93 compares the input information amounts on a buffer 91 basis detected by the input information detection means 92 to determine output priority being priority of the buffer 91 for causing the input information to be output.
優先度決定手段９３は、入力情報検知手段９２が検知したバッファ９１ごとの入力情報量を比較して、入力情報を出力させるバッファ９１の優先度である出力優先度を決定する。 - 特許庁 - The dislocation density of the MQW light emitting layer 18 is reduced and absorption of light can also be suppressed by using the AINP formed under low temperature as the first buffer layer 12 and the AlNP formed under high temperature as the second buffer layer 14.
第１バッファ層１２として低温形成のＡｌＮＰを用い、第２バッファ層１４として高温形成のＡｌＮＰを用いることで、ＭＱＷ発光層１８の転位密度を低減し、光の吸収を抑制する。 - 特許庁 - If the conceal is determined, the drawing data received the last time are deleted from the receiving buffer 32a without display processing and if non-conceal is determined, the drawing data received the last time are displayed and then deleted from the receiving buffer 32a.
覆い隠すと判定された場合、前回受信描画データは表示処理されずに受信バッファ32aから削除され、覆い隠さないと判定された場合、同前回受信描画データは表示されて受信バッファ32aから削除される。 - 特許庁 - Further a receive buffer is created in a selected address range in a set of address ranges as well as a virtual function work queue entry for the virtual function containing an address of the receive buffer in the selected address range.
さらに、１組のアドレス範囲において選択されたアドレス範囲内に受信バッファが生成され、また選択されたアドレス範囲内の受信バッファのアドレスを含む、仮想機能のための仮想機能作業待ち行列エントリが生成される。 - 特許庁 - First video signal voltage V is outputted from a 1st output buffer 22 in a driving LSI 20 and 2nd video signal voltage *V having polarity reverse to that of the 1st video signal voltage V is outputted from a 2nd output buffer 23.
駆動ＬＳＩ２０の第１の出力バッファ２２から第１のビデオ信号電圧Ｖが出力され、第２の出力バッファ２３からは、第１のビデオ信号電圧Ｖと逆極性の第２のビデオ信号電圧＊Ｖが出力される。 - 特許庁 - The CPU 14 reads out the 1 byte data stored in the receiving (data) buffer 12A in an RAM 12 and reads out the remaining 1 byte from the FIFO buffer 56a and then checks matching of received data by comparing them.
ＣＰＵ１４がＲＡＭ１２内の受信（データ）バッファ１２Ａに格納した１バイトのデータを読み出すと共に、残りの１バイトをＦＩＦＯバッファ５６ａから読み出し、両者を比較することにより、受信データの整合性チェックを行う。 - 特許庁 - Then the maximum size of partial data to be requested from the server without causing the buffer memory to overflow with data is sequentially calculated for the remaining data according to the amount of unreproduced data in the buffer memory.
その後、バッファメモリ内の未再生データの量に基づいて、当該バッファ残量に対し、バッファメモリに対するデータのオーバーフローが発生しない範囲内で、サーバに対して要求する部分データの最大限のサイズを逐次計算する。 - 特許庁 - The phase comparator 150 receives an output of a buffer 102 receiving an input signal IN1 and an output of a buffer 104 receiving an input signal IN2 and provides outputs of signals SLOW and FAST being phase comparison results.
位相比較器１５０は、入力信号ＩＮ１を受けるバッファ１０２の出力および入力信号ＩＮ２を受けるバッファ１０４の出力を受けて位相比較結果である信号ＳＬＯＷ、ＦＡＳＴを出力する。 - 特許庁 - Since the buffer layer 18 is allowed to grow epitaxially on the silicon substrate 14, a lower electrode layer 22 and a perovskite structure type dielectric layer 24 can be easily allowed to grow epitaxially on the surface of the buffer layer 18.
酸化物緩衝層１８は、シリコン基板１４に対してエピタキシャル的に成長しているため、この表面には、下部電極層２２及びペロブスカイト構造型の誘電体層２４を容易にエピタキシャル成長させることができる。 - 特許庁 - The host 1 calculates the remaining free size of the receiving buffer, temporarily quits sending data when the calculated value becomes less than one band, and continues to obtain the status of the printer 3 until the free size of the receiving buffer becomes more than one band again.
ホスト１は、受信バッファの残りの空きサイズを計算し、それが１バンド分未満になると、データ送信を一時止め、受信バッファの空きサイズが再び１バンド分以上になるまで、プリンタ３のステータスを取得し続ける。 - 特許庁 - To store data in the random access area, the logical block number of the data already stored in the random access area and the incremental counter are referred to, and after the physical block rendered unnecessary is converted into a write buffer, data are written into the write buffer.
ランダムアクセス領域にデータを記憶する場合、既にランダムアクセス領域に記憶されているデータの論理ブロック番号とインクリメンタルカウンタを参照し、不要となった物理ブロックを、ライトバッファとした後、そのライトバッファにデータを書き込む。 - 特許庁 - The objective thin layer laminate comprises a single crystal Si substrate, an epitaxially grown MgO buffer layer on the single crystal Si substrate, and an epitaxially grown Ir or Rh metal thin layer on the MgO buffer layer.
単結晶Ｓｉ基板と、単結晶Ｓｉ基板上にエピタキシャル成長したＭｇＯバッファ層と、ＭｇＯバッファ層上にエピタキシャル成長したＩｒまたはＲｈからなる金属薄膜とを有してなる薄膜積層体を形成する。 - 特許庁 - The distribution device 1a continuously and concurrently storing the received data in the receive buffer 12a, synchronizing the content of the database 11a to the databases 11b, 11c, and transmitting the data from the transmit buffer 1b.
分配装置１ａは、受信したデータを受信バッファ１２ａに記憶する処理と、データベース１１ａの内容をデータベース１１ｂ，１１ｃと同期させる処理と、送信バッファ１ｂからデータを送信する処理とを並行して継続的に行なう。 - 特許庁 - Consequently, the buffer amplifier only has to correspond to the frequency band except the prescribed frequency band (including a band required for measurement), thereby a low-cost active shield can be constituted by using an inexpensive buffer amplifier.
従って、バッファアンプは、斯かる所定の周波数帯域を除く周波数帯域（測定に必要な帯域を含む。）に対応したものであれば良く、安価なバッファアンプを使用して低コストなアクティブシールドを構成することが可能となる。 - 特許庁 - A delay buffer 20 rearranges pixel data generated in a rendering processing part 10 so that accesses are consecutive in a prescribed area of an address space in a frame buffer 40, and then outputs the rearranged pixel data to a pixel processing part 30.
遅延バッファ２０は、レンダリング処理部１０で生成されたピクセルデータに対して、フレームバッファ４０内のアドレス空間における所定の領域でアクセスが連続するようピクセルデータを並べ替えてピクセル処理部３０に出力する。 - 特許庁 - The vertical scan circuit 12 includes: buffer circuits B1-B3 forming an output circuit that outputs the drive signals ϕRES, ϕTX, ϕSEL; and a signal generation circuit 20 including digital circuits other than the buffer circuits B1-B3.
垂直走査回路１２は、駆動信号φＲＥＳ，φＴＸ，φＳＥＬを出力する出力回路をなすバッファ回路Ｂ１〜Ｂ３と、バッファ回路Ｂ１〜Ｂ３以外のデジタル回路を含む信号生成回路２０とを有する。 - 特許庁 - To download the data from the data distributing server, the server is requested to transfer partial data of maximum size small enough not to cause a buffer memory data to overflow with data and the transferred data are stored in the buffer.
データ配信サーバからのデータのダウンロードに際し、バッファメモリに対するデータのオーバーフローが発生しない範囲内でサーバに対して最大限のサイズの部分データの転送を要求し、転送されたデータをバッファメモリに格納していく。 - 特許庁 - A deletion unit 105 of the transmitter 100 deletes (S208) a frame which is not associated with the event from the buffer 101 according to at least one of the number of frames or the volume of the video data stored in the buffer 101.
送信装置１００の削除部１０５は、バッファ１０１に保存された動画データのフレーム数とデータ量とのうち少なくとも一方に応じて、イベントと対応付けられていないフレームをバッファ１０１から削除する（Ｓ２０８）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
