「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 359 360 361 362 363 364 365 366 367 .... 476 477 次へ＞- The buffer members 4a-4c are arranged on at least one of the palmer sides of the four finger parts 21-24 and extended in the extension direction of the finger parts 21-24 over a position corresponding to at least one finger joint.
緩衝部材４ａ〜４ｃは、４つの指部２１〜２４の少なくとも１つの手掌側に配置され、少なくとも１つの指関節に対応する位置を跨いで指部２１〜２４の延在方向に沿って延びる。 - 特許庁 - To solve the following problem: when each of memory access requests transferred to a plurality of memory channels is independently processed, an additional buffer or a complicated circuit is required for order control processing or the like at the end of transfer.
複数のメモリチャネルに対して分割転送されるメモリアクセス要求が独立処理されることによって、転送完了時に順序制御処理等により余分なバッファや複雑回路実装が必要となる。 - 特許庁 - To provide a semiconductor chip that needs no input/output buffer circuit that operates at a different voltage even when the semiconductor chips different in operation voltage are connected, thereby preventing an increase in chip area.
動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大きくなってしまう。 - 特許庁 - Then, after system reset release, when the MPU 181 specifies an initial address to an internal bus, a ROM controller 187b sets the boot program from the NOR type ROM 187d to a buffer RAM 187c.
そして、システムリセット解除後に、ＭＰＵ１８１が内部バスに対して初期アドレスを指定すると、ＲＯＭコントローラ１８７ｂは、ＮＯＲ型ＲＯＭ１８７ｄからブートプログラムをバッファＲＡＭ１８７ｃにセットする。 - 特許庁 - The display controller detects, from input data, a horizontal blanking start signal BS, a horizontal blanking end signal BE, image size information or the like, and stores pixel data in a buffer in synchronization with an input clock signal.
表示制御装置は、入力データから、水平ブランキング開始信号ＢＳ、水平ブランキング終了信号ＢＥ、画像サイズ情報等を検出し、画素データを入力クロック信号に同期してバッファに記憶する。 - 特許庁 - To provide an input buffer circuit, an integrated circuit device and an electronic apparatus which avoid the generation of a deterioration mode in which threshold voltages of PMOS transistors shift, and attain highly reliable operations for a long period of time.
ＰＭＯＳトランジスターの閾電圧がシフトする劣化モードの発生を回避し、長期間にわたり信頼性の高い動作を実現する入力バッファー回路、集積回路装置及び電子機器を提供すること。 - 特許庁 - The cathode voltage VcL of the panel 1 is fed back to the PCB part 20, and a buffer circuit 22 controls the current amount of current Iac that the cathode voltage Vc of the power supply circuit 14 is equal to the cathode voltage VcL.
パネル部１のカソード電圧ＶcLはＰＣＢ部２０にフィードバックされ、バッファ回路２２は、電源回路１４のカソード電圧Ｖcとカソード電圧ＶcLとが等しくなるように電流Ｉacの電流量を制御する。 - 特許庁 - A second order filter unit 140 temporarily stores the image signals read from the input line memory 130 in a second order buffer and carries out second order filtering using coefficients held in a second order filter setting unit 142.
２次元フィルタ部１４０は入力ラインメモリ１３０から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部１４２に保持された係数を用いて２次元フィルタ処理を行う。 - 特許庁 - The hardware control processing part 114 transmits the packet of transmission request onto a network by handling N control registers mapped in an I/O space on a main memory of an existing NIC 103 and a descriptor data buffer 115.
ハードウェア制御処理部１１４は、既存のＮＩＣ１０３の主記憶上のＩ／Ｏ空間にマップされたＮ個の制御レジスタ、及びディスクリプタデータバッファ１１５を操作して、該送信要求のパケットをネットワーク上に送信する。 - 特許庁 - This invention relates to a technology such that noise becoming a problem in a control circuit does not sneak into an output buffer without increasing the number of power supply/ground pins (1) and without increasing the feed line inductance (2).
本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。 - 特許庁 - The XOR arithmetic operation is performed immediately after the reception of a packet without any delay caused by waiting for a subsequent packet, so that a waiting time of the receiver is extremely reduced and the packet buffer can also be compact, relatively.
このＸＯＲ演算は、後続のパケットを待つことによるいかなる遅延もなく、パケットを受信した後ただちに実行されるので、受信機の待ち時間は非常に少なく、パケット・バッファは相対的に小さくてもよい。 - 特許庁 - Also, when initializing a RAM 507 accompanying setting change, the main control part 41 holds data stored in a command buffer, a set value work and a security work allocated in a non-initialization area without initializing the data.
また、メイン制御部４１は、設定変更に伴いＲＡＭ５０７を初期化する際に、非初期化領域に割り当てられたコマンドバッファ、設定値ワーク、セキュリティワークに格納されているデータを初期化することなく保持する。 - 特許庁 - The buffer write control 43 reads the next descriptor and the compressed data when the data size of the compressed data exceeds the designated size by the descriptor or when the decompressor 26 inputs the termination data signal notification.
バッファライト制御部４３は、圧縮データのデータサイズがディスクリプタ指定のサイズを越えているか、伸長器２６から終端データ信号通知が入力されると、次のディスクリプタと圧縮データの読み出しを行わせる。 - 特許庁 - The data amount reduction part 19a reduces data amounts of the plurality of image data recorded in the buffer memory 13 according to time elapse from specific timing while the subject image is repeatedly imaged by the imaging unit 11.
データ量削減部１９ａは、バッファメモリ１３に記録されている複数の画像データのデータ量を、撮像部１１によって繰り返し撮像する間の特定のタイミングからの時間経過に応じて削減する。 - 特許庁 - To provide an image forming apparatus equipped with a toner supply device capable of stabilizing the bulk density in a circulating conveyance buffer irrespective of the fluidity of a developer and capable of accurately supplying the developer.
現像剤の流動性に関わらずに循環搬送バッファ内のかさ密度を安定させ、高精度にて現像剤の補給を行うことのできるトナー補給装置を備えた画像形成装置を提供することである。 - 特許庁 - For DMA buffer allocation, an area allocated to the real address area is offset to the mirror address area to switch the cacheable area to the uncacheable area, and vice versa.
ＤＭＡバッファを割り当てる場合には、実アドレス領域に割り当てられた領域を、ミラーアドレス領域へとオフセットすることで、キャッシャブル領域からアンキャッシャブル領域へと切り替えられ、また、逆の切り替えも行うことができる。 - 特許庁 - To provide a semiconductor device which enables a high-speed data transfer by suppressing the distortion of a signal waveform based on transistor characteristics at an input buffer circuit for converting an external input signal into an internal signal.
外部入力信号を内部信号に変換する入力バッファ回路においてトランジスタ特性に基づく信号波形の歪みを抑制することにより高速なデータ転送を可能とする半導体装置を提供する。 - 特許庁 - To provide a disk buffer controlling method and its device, capable of preventing long extension of disk access from an on-line task due to much disk access from off-line tasks and securing responsiveness.
本発明の目的は、オンラインタスクのディスクアクセスがオフラインタスクからの大量ディスクアクセスによる長時間の間延びを防止し応答性を確保できるディスクバッファ制御方法および装置を提供することにある。 - 特許庁 - In the display controller 21, a buffer 3 for BMP buffers the BMP data via a bus 26 from an external SDRAM 2 and outputs the data as the external BMP data D2 to a selector 8 in a switching circuit 31.
表示コントローラ２１内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、外部ＢＭＰデータＤ２として切替回路３１内のセレクタ８に出力する。 - 特許庁 - The GaN-based semiconductor element 20 is provided with a buffer layer 2 formed on a sapphire (0001) substrate 1, a channel layer 3 made of an undoped GaN layer, and an electron supplying layer 4 made of an undoped AlGaN layer.
ＧａＮ系半導体素子２０は、サファイア（０００１）基板１上に形成されたバッファ層２と、アンドープＧａＮ層から成るチャネル層３と、アンドープＡｌＧａＮから成る電子供給層４とを備える。 - 特許庁 - In order to separate a transaction message to a message buffer, one or plural transaction journal logs written in a specified binary format and stored in one or plural financial institution application data bases are read.
トランザクション・メッセージをメッセージ・バッファへ分離するため、既定のバイナリ・フォーマットで書かれて、１つ又は複数の金融機関アプリケーション・データベースに記憶された１つ又は複数のトランザクション・ジャーナル・ログを読むことを含む。 - 特許庁 - In this case, a jitter buffer magnifying/reducing determining part 22 determines the propriety of thinning or drawling with respect to voice data in the reception packet, based on the jitter value of the reception packet, and generates a drawling or thinning request.
このとき、ジッタバッファ拡大・縮小判定部２２が前記受信パケットのジッタ値から受信パケット内の音声データに対して間延び又は間引きの要否を判定し、間延び又は間引き依頼を発生させる。 - 特許庁 - The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.
他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁 - A buffer layer 43, a non-doped InGaAs channel layer 44, a barrier layer 45 composed of a plurality of layers, and an n^+-type contact layer 46 of thickness 50 nm are formed on a semi-insulating GaAs substrate 42.
半絶縁性ＧａＡｓ基板４２上にバッファ層４３、ノンドープＩｎＧａＡｓのチャネル層４４、複数層からなる障壁層４５、ｎ＋型ＧａＡｓからなる膜厚５０ｎｍのコンタクト層４６が形成される。 - 特許庁 - The buffer includes an upper frame 2 and a lower frame 3, which are connected to each other with an expansion and contraction link mechanism 4 so as to be relatively movable up and downward, and a spring member 5 is interposed between both the frames 2, 3.
伸縮リンク機構４を介して上下方向に相対移動可能に連結された上部フレーム２と下部フレーム３とを有し、その両フレーム２，３の間にバネ部材５が介在された緩衝装置である。 - 特許庁 - For example, a wafer, which is subjected to a prescribed etching process in an etching chamber 1, is temporarily transferred to the orienter chamber A or B, or to the transportation buffer chamber 5 and the etched depth is measured by the film thickness measurement mechanism.
例えばエッチング室１にて所定のエッチングプロセスを施されたウェハは、一旦オリエンタ室ＡまたはＢ、あるいは搬送バッファ室５に搬送され、膜厚測定機構によりエッチング深さが測定される。 - 特許庁 - The first module 11 consists of a vertex unit operating part 21, a primitive processing part 22, a drawing part 23, a texture processing part 24 and a texture buffer 25, and these parts are arranged adjacently to one another on the semiconductor chip.
第１のモジュール１１は、頂点単位操作部２１、プリミティブ加工部２２、描画部２３、テクスチャ加工部２４及びテクスチャバッファ２５から構成され、これらは半導体チップ上で互いに近接して配置されている。 - 特許庁 - The substrate 2 alternately laminates conductor layers 5, 7, 9 and 11 and insulating glass layers 6, 8 and 10, and makes a rate of a low melting point glass contained in the buffer glass layer 3 higher than those of the insulating glass layers 6, 8 and 10.
基板２には、バッファガラス層３を介して導体層５，７，９，１１と絶縁ガラス層６，８，１０とを交互に積層し、バッファガラス層３に含まれる低融点ガラスの割合を絶縁ガラス層６，８，１０よりも高くする。 - 特許庁 - This signal processing device comprises a maximum value selecting circuit 3, a buffer circuit 4, a switched capacitor filter circuit 5, a variable gain amplifying circuit 6, a peak hold circuit 7, a knock determination part 8, a control part 9, and input terminals 10 and 11.
最大値選択回路３と、バッファ回路４と、スイッチトキャパシタフィルタ回路５と、可変利得増幅回路６と、ピークホールド回路７と、ノック判定部８と、制御部９と、入力端子１０及び１１と、から構成される。 - 特許庁 - A reproduction terminal device, when a free space in a buffer is reserved (YES in S12), transmits preference information of a user to a distribution server (S18) and receives distribution of music data which suits the a user's preference in a streaming format (S21).
再生端末装置は、バッファに空き容量が確保されたら（Ｓ１２：ＹＥＳ）、ユーザの嗜好情報を配信サーバに送信し（Ｓ１８）、ストリーミング形式によってユーザの好みに合う楽曲データの配信を受ける（Ｓ２１）。 - 特許庁 - A buffer member is interposed between the torque transmitting surfaces of a positive clutch mechanism 47 for transmitting the rotation of a motor to a washing and dehydrating drum 2, in order to reduce working noise by pulsating torque of the motor.
電動機の回転を洗濯兼脱水槽２に伝達する噛み合いクラッチ機構４７の回転力伝達面に緩衝部材を介在させることにより、電動機の脈動トルクによる当り音を低減する。 - 特許庁 - When a handwritten character is inputted in a handwriting input part, the handwritten character is character-recognized, a candidate character thereof is stored in a candidate buffer, and a first candidate character of that moment is displayed in a retrieval character input area (a).
手書き入力部で手書き文字を入力すると、該手書き文字が文字認識されその候補文字が候補バッファに保存されると共にそのときの第１候補文字が検索文字入力エリアａに表示される。 - 特許庁 - With this revised model, as there is no constraint to empty the buffer at this point, a relatively large amount of data can be allocated to the first picture after the random access point, instead of the fifth picture.
この修正モデルを用いれば、このポイントでバッファを空にするという制約がないので、比較的で大きなデータ量を、５番目のピクチャの代わりに、ランダムアクセスポイント後の最初のピクチャに割り当てることができる。 - 特許庁 - The communication repeating installation 2 is provided with a communication processing circuit 21 carrying out communication with the apparatus control system 1, communication processing circuits 23, 24 and 25 carrying out communication with the first apparatus groups 3, 4 and 5, and a buffer 22.
本発明に係る通信中継装置２は、機器制御システム１と通信を行なう通信処理回路21、第１機器群３、４、５と通信を行なう通信処理回路23、24、25、及びバッファ22を具えている。 - 特許庁 - Also, a stop address (SIX) indicating the stop position of the DMA transfer operation is set, and the stop address is updated only by the quantity of data read from or written in the ring buffer, regardless of the DMA transfer operation.
また、ＤＭＡ転送動作の停止位置を示すストップアドレス（ＳＩＸ）を設定し、そのストップアドレスを、ＤＭＡ転送動作によらずにリングバッファに対して読み出しまたは書き込みされたデータの量だけ更新する。 - 特許庁 - Since FETs 18, 19 are switched on, a complementary logic circuit 20 performs logic inversion by inputting an inversion signal of a non-inversion differential input voltage Vinp, and outputs the result to a buffer circuit 6 through an intermediate output node Nc.
ＦＥＴ１８、１９がオンとなるので、相補型論理回路２０は、非反転差動入力電圧Ｖinpの反転信号を入力して論理反転し、中間出力ノードＮｃを通してバッファ回路６に出力する。 - 特許庁 - In the decoding section 2, the input ES data is decoded, and a speech data AD is output to a decoding buffer 3 and stored, while speech mode information is extracted and output to the muting processing control section 4.
復号化部２では、入力されたＥＳデータＥＤを復号化して音声データＡＤを復号化バッファ３に出力して保存するとともに、音声モード情報を抽出してミュート処理制御部４に出力する。 - 特許庁 - To provide a process controller system capable of transferring tracking data properly even if the size of a tracking buffer is small, without affecting executing time of a process controller even if a transfer error occurs.
トラッキングバッファサイズが小さくても適正にトラッキングデータを転送でき、の転送異常が発生した場合もプロセスコントローラの実行時間に影響を与えることのないプロセスコントローラシステムを提供することである。 - 特許庁 - A breather pipe 3 is erected on the upper face of the gear case (the differential case) 1 storing a lubricating oil 56, and an oil buffer 13 is continuously provided at the end of the breather pipe 3 and the air breather 26 is provided on the upstream side thereof.
潤滑油５６を貯留しているギアケース（デフケース）１の上面にブリーザパイプ３を立設するとともに、ブリーザパイプ３の先端部にオイルバッファ１３を連設し、その上流側にエアブリーザ２６を設ける。 - 特許庁 - Setting information obtained from a control panel 14 or a communication part 15 through a network cable 40 is stored in a RAM 13 and simultaneously, order information for showing an accepted order is registered in a FIFO buffer 13a.
操作パネル１４から、又はネットワークケーブル４０を介して通信部１５から取得した設定情報をＲＡＭ１３に保存し、併せて、受け付けた順序を示す順序情報をＦＩＦＯバッファ１３ａに登録する。 - 特許庁 - A control part 102 determines limit capacity based on a capacity limitation table 201 and a person management table 203 and creates an image file under the limit capacity in which image data stored in the buffer is recorded.
制御部１０２は、容量制限テーブル２０１と人物管理テーブル２０３から制限容量を決定し、バッファに蓄積された動画データを記録した画像ファイルであって、制限容量以下の画像ファイルを生成する。 - 特許庁 - Whether there is continuity between the sector address information of the reproduction sector and that of the subsequent sectors is decided (ST13), and only when there is continuity, are the data of the reproduction sector existing in the buffer made transferable to the host device (host) (ST14).
再生セクタと後続セクタのセクタアドレス情報に連続性があるか判断し(ST13)、連続性があるときのみ、バッファ内にある上述の再生セクタのデータを、上位装置（ホスト）に送出可能な状態にする(ST14)。 - 特許庁 - The control processor 10 writes an output data not in the O-data area 34 but in an O-data temporary retraction buffer 37, when an O-data area exclusive flag 35 is flagged on or when a timer 14 is counted up.
また、制御用プロセッサ１０は、Ｏデータ領域排他フラグ３５がフラグＯＮのとき又はタイマ１４がカウントアップしているときには、Ｏデータ領域３４ではなく、Ｏデータ一時退避バッファ３７に出力データを書き込み。 - 特許庁 - To provide an inkjet recording device in which a specified space is provided between a waste ink absorber and a housing and also a slope having a waste ink dropping part as its apex is provided, to enhance a primary buffer, diffusion and absorbency of waste ink.
廃インク吸収体とハウジングに一定の空間を設け、且つ廃インク滴下部を頂点とする勾配を設け、廃インクの一次バッファー及び、拡散、吸収性向上を図るインクジェット記録装置を提供する。 - 特許庁 - Predetermined drive voltage (b) is supplied to the control circuit 2 without going passing through the intermediary of the ON/OFF switching circuit 6, while the drive voltage (c) is supplied to the switching signal buffer circuit 8 via the ON/OFF switching circuit 6.
制御回路２には、ＯＮ／ＯＦＦスイッチ回路６を介することなく所定の駆動電圧（ｂ）が供給され、スイッチ信号バッファ回路８には、ＯＮ／ＯＦＦスイッチ回路６を介して駆動電圧（ｃ）が供給される。 - 特許庁 - To perform positive feedback through the buffer, it is possible to cause a maximum input voltage to have flexibility by a voltage to be applied to the control terminal of the driver, without being influenced by the capacitive component of an oscillating transistor.
バッファを介して正帰還をかけるために、発振用のトランジスタの容量成分の影響を受けず、また、ドライバの制御端子に印加する電圧によって最大入力電圧に自由度を持たせることができる。 - 特許庁 - In a reproduction processing section 36, a note data which reaches sounding start time is found, and information for indicating a note data, and a data under sounding including a sounding flag for indicating sound hold are stored in a data buffer under sounding.
再生処理部３６は、発音開始時刻に到達した音符データを見出して、発音中データバッファに、音符データを示す情報および発音保留を示す発音フラグを含む発音中データを格納する。 - 特許庁 - When a divided area S (P) including the area corresponding to the predictive image P has already been written to the interpolated image buffer 101, a value stored in the divided area S (P) is used to acquire the predictive image P.
予測画像Ｐに対応した領域を含む分割領域Ｓ（Ｐ）が、すでに補間画像バッファ１０１に書き込まれていた場合、分割領域Ｓ（Ｐ）に格納された値が用いられて予測画像Ｐが獲得される。 - 特許庁 - Prokaryotic and eukaryotic cells, particularly bacterial cells, yeast cells, plant cells and animal cells (including human cells) are cultured by using these dry powder nutritive media, media supplements, media subgroups and buffer formulations.
乾燥粉末栄養培地、培地添加物、培地サブグループ、および緩衝液製剤を用いて原核および真核細胞、特に細菌細胞、酵母細胞、植物細胞、および動物細胞（ヒト細胞を含む）を培養する。 - 特許庁 - Further, at the time of shifting to the "big winning game state" in the probability variation state (S211:YES), after a first maximum number MAX1 is imparted to the chance time buffer CT (S212), it is changed to the normal state (S213).
さらに、確変状態において「大当たり遊技状態」に移行すると（Ｓ２１１：ＹＥＳ）、チャンスタイムバッファＣＴに第１最大数ＭＡＸ１が付与された後に（Ｓ２１２）、通常状態に変更される（Ｓ２１３）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
