「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 357 358 359 360 361 362 363 364 365 .... 476 477 次へ＞- A gate array 53 receives the image data 59 corresponding to 8 fire cycles from the CPU 51 to latch all of them and the latched image data corresponding to 8 fire cycles are transmitted to a printing buffer 21 by one fire cycle in respective succeeding fire timings.
ゲートアレイ５３は、各８ファイヤ周期にＣＰＵ５１から８ファイヤ分イメージデータ５９を受けて全部ラッチし、ラッチした８ファイヤ分イメージデータを、後続の各ファイヤタイミングに１ファイヤ分づつ、印刷バッファ２１へ転送する。 - 特許庁 - Then, an address generating circuit 51 generates addresses of the address space of the buffer RAM optimized according to the packet length of the handled data standard based upon the command set in the specified data setting register 53.
このとき、アドレス生成回路５１は、前記指定データ設定レジスタ５３に設定されたコマンドをもとに、前記扱うデータ規格のパケット長に応じて最適化された前記バッファＲＡＭのアドレス空間のアドレスを生成する。 - 特許庁 - The period when the PTR 27 and the NTR 28 configuring the main buffer 300 are simultaneously turned on can be reduced so as to effectively reduce a through-current at switching of an output signal level.
メインバッファ３００を構成するＰＴｒ２７およびＮＴｒ２８が同時にオン状態となる期間を短縮することができ、出力信号レベルの切り換わり時における貫通電流を効果的に低減できる。 - 特許庁 - A semiconductor laser diode 10 includes a substrate 1, a buffer layer 2, a first cladding layer 3, an active layer 4, a second cladding layer 5, a contact layer 6, a first electrode 7, a second electrode 8 and a resonator end surface.
半導体レーザダイオード１０は、基板１と、バッファ層２と、第１のクラッド層３と、活性層４と、第２のクラッド層５と、コンタクト層６と、第１の電極７と、第２の電極８と、共振器端面とを備える。 - 特許庁 - The probe card 1 is formed in a doughnut shape having an escape hole 4h, and has a first buffer member interposed between the skirt 3r of the contact 3 and a wiring board 2 inside the contact 3.
また、逃げ穴４ｈを有するドーナツ形状に形成されており、接触子３の内部において接触子３の裾部３ｒと配線板２との間に介在している第１の緩衝部材が設けられている。 - 特許庁 - To provide a slew rate controller capable of automatically adjusting a driving capability in accordance with the existence/absence of a ringing in an output signal of an output buffer, thereby autonomously suppressing the ringing to prevent occurrence of malfunction.
出力バッファの出力信号におけるリンギングの有無に応じて駆動能力を自働的に調整することにより、自律的にリンギングを抑えて誤動作を防ぐことができるスルーレート制御装置を提供する。 - 特許庁 - Along with it, the DSP 22 reads the voice data packet stored in the performance data buffer 24b according to its packet number, combines it with performance voice data and after that, outputs it to a D/A conversion circuit 29.
それとともに、ＤＳＰ２２は、演奏データバッファ２４ｂに格納されている音声データパケットを、そのパケット番号に従って読み出し、演奏音声のデータと合成した後、Ｄ／Ａ変換回路２９へ出力する。 - 特許庁 - To provide an adhesive sheet for dicing, which includes a base sheet having polyvinyl chloride as a principal component, the adhesive sheet having improved long-term storage stability of tack strength without including a buffer layer.
ポリ塩化ビニルを主成分とする基材シートを備えたダイシング用粘着シートにおいて、バリア層を設けることなく、粘着力の長期保存安定性を向上させたダイシング用粘着シートを提供する。 - 特許庁 - The heat radiation component has a buffer layer 22 made of Ni or an Ni alloy and the metal layer 23 made of Cu or Cu alloy and formed by flame spraying on the heat sink 21 made of Al or an Al alloy.
放熱部品は、Ａｌ又はＡｌ合金からなるヒートシンク２１上に、Ｎｉ又はＮｉ合金からなるバッファー層２２とＣｕ又はＣｕ合金からなる溶射によって形成された金属層２３とを備えている。 - 特許庁 - To provide a buffer function when necessary and furthermore surely merge all sheets printed in different printing modules in a suitable order before outputting them when various printing processes are carried out in different printing modules.
各種印刷処理が異なる印刷モジュールで行われるときに、必要なら、一時保管機能を提供し、さらに、異なる印刷モジュールで印刷された全シートを、出力する前に適切な順序で確実に併合する。 - 特許庁 - Therefore, because a voltage between a drain and a source of the MOS transistor 21 becomes constant regardless of a voltage value of the input signal Vin, influence on an output Vout can be prevented and a linearity of a buffer circuit is improved.
従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、バッファ回路の線形性を改善するものである。 - 特許庁 - A base material for electron emitters 10 has attached with it a graphite-containing film 12 as a buffer layer suitable for conditions of carbon film forming by direct current plasma on the surface of a conductive wire 11 as a raw material example.
本電子エミッタ用基材１０は、素材例である導電性ワイヤ１１の表面に直流プラズマによる炭素膜成膜の条件に適合したバッファ層としての黒鉛含有膜１２が付着している。 - 特許庁 - When the non-coincidence of a check sum of an 8-byte command stored in a buffer 8 is discriminated, whether 1B to be a header of a succeeding command exists in seven bytes excluding a leading header 1B or not is retrieved.
バッファ８に格納された８バイトのコマンドにつきチェックサムの不一致が判別された場合に、先頭のヘッダ１Ｂを除く残りの７バイトの中に次のコマンドのヘッダとなる１Ｂがあるか否かを検索する。 - 特許庁 - Based on image data drawn on the frame buffer 420, a field image generation part 244 performs averaging composition of color information of a target line with color information of an adjoining line to generate a field image.
そして、フィールド画像生成部２４４は、フレームバッファ４２０に描画された画像データに基づいて、対象ラインの色情報を隣接するラインの色情報と平均する合成を行って、フィールド画像を生成する。 - 特許庁 - When generating an image of an object space and drawing it on a frame buffer 420, in the case of drawing the translucent object, a translucent object drawing part 242 draws the translucent object at every two lines.
オブジェクト空間の画像を生成してフレームバッファ４２０に描画する際に、半透明オブジェクトを描画する場合には、半透明オブジェクト描画部２４２が、当該半透明オブジェクトを１ラインおきに描画する。 - 特許庁 - An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.
キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁 - Upon transition of the polarity of a display data signal DATA given to an input node NI, a buffer circuit 101 charges signal wiring L1 in order to transmit the signal of the same polarity as that of the data signal DATA.
入力ノードＮ１に与えられた表示データ信号ＤＡＴＡの極性が遷移すると、バッファ回路１０１は、データ信号ＤＡＴＡと同極性の信号を伝達するために、信号配線Ｌ１を充電する。 - 特許庁 - Continuous audio signals are divided into blocks sectioned by a prescribed sample length unit by a block buffer 1 and supplied to predictors 3-6 prepared for plural kinds and the audio signals of the next sample are respectively predicted.
ブロックバッファ１により連続する音響信号を所定サンプル長単位に区切ったブロックごとにし、複数種類用意された予測器３〜６に供給して次サンプルの音響信号をそれぞれ予測する。 - 特許庁 - Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.
また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁 - To provide an input buffer with which a pad can be pulled up to a power supply voltage level when turning the pad into a floating state, and a pull-up means can be protected when applying a high voltage to the pad.
パッドがフローティング状態になる場合にパッドを電源電圧レベルにプルアップすることが可能であり、パッドに高電圧が印加される場合はプルアップ手段を保護することができる入力バッファを提供する。 - 特許庁 - In some embodiments of methods identifying at least one pixel in a raster image buffer for inclusion in a processing space may include analyzing a tag-field associated with the at least one pixel.
処理空間に含めるための、ラスタ画像バッファ中の少なくとも一つの画素を識別するための方法の幾つかの実施形態は、少なくとも一つ画素に対応付けられたタグフィールドを解析するステップを含み得る。 - 特許庁 - To provide a semiconductor light emission device for compatibly improving light emission efficiency and reducing element resistance by totally eliminating the resistance of a buffer layer formed between a substrate and a formed film and contriving the shape.
基板と成膜した膜との間に形成されるバッファ層の抵抗を皆無とし、その形状を工夫することにより、発光効率の向上と素子抵抗の低減を両立した半導体発光装置を提供する。 - 特許庁 - A write command discriminating circuit 26 generates a first enable signal DSZ to active data input and clock signal input buffers 11 and 12 when the command COM inputted from the buffer 22 is a write command.
ライトコマンド判定回路２６は外部コマンド入力バッファ２２から入力した外部コマンドCOMがライトコマンドであるとき、データ入力及びクロック信号入力バッファ１１，１２を活性化する第１のイネーブル信号DSZを生成する。 - 特許庁 - The impact noise transmitted to a microphone 10 at on-hook is amplified with an audio amplifier 16, becomes voice data digitized with a codeck 18, and is accumulated in a sending buffer circuit 22 compressed with a signal processing circuit 20.
オンフック時にマイクロホン10に伝わった衝撃音は、音声増幅器16で増幅され、コーデック18でディジタル化されて音声データとなり、信号処理回路20で圧縮処理が施されて送信バッファ回路22に蓄積される。 - 特許庁 - The input current from the sensor 1 is converted into digital values with an A/D convertor 23, sequentially written on a ring buffer 26 from an address 0 to the maximum value N, and written from 0 again when being the maximum value N.
センサ１から入力電流は、Ａ／Ｄ変換器２３によりデジタル値に変換され、リングバッファ２６にアドレス０から最大値Ｎまで順次書き込まれ、最大値Ｎになると再度０から書き込まれる。 - 特許庁 - The ATM cell multiplexer section 13 multiplexes received first to n-th buffer output ATM cell signals 113-1 to 113-n and transmits the multiplexed signal to an ATM network as an ATM cell multiplex signal 114.
ＡＴＭセル多重部１３は受信した第１番目〜第ｎ番目バッファ出力ＡＴＭセル信号１１３−１〜１１３−ｎを多重化し、ＡＴＭセル多重信号１１４としてＡＴＭネットワークへ送出する。 - 特許庁 - To provide a moving image encoding method capable of shortening transmission buffer delay under a constant transmission bandwidth, and capable of greatly decreasing the delay amount of real-time video transmission by effectively utilizing a transmission band.
一定の伝送帯域幅の下で伝送バッファ遅延を削減し、伝送帯域を有効に活用して実時間映像伝送の遅延量を大幅に短縮することが可能な動画像符号化方法を提供する。 - 特許庁 - A storage 10 starts read of unencrypted data in a predetermined volume from a disk drive 50 to an encryption conversion buffer 14b on reception of an encrypting request for the predetermined volume from a managing apparatus 40.
ストレージ１０は、管理装置４０から所定のボリュームに対する暗号変換要求を受け付けると、ディスク装置５０から暗号変換バッファ１４ｂへ所定のボリュームにおける非暗号化データのリードを開始する。 - 特許庁 - When a browsing unit is read from the optical disk, state information in the graphic stream indicates that memory management for displaying graphics is started by a reproduction device by clearing stored contents of a coded data buffer.
グラフィクスストリーム内のステート情報は、ブラウジングユニットが光ディスクから読み出された際、コーデッドデータバッファの格納内容をクリアすることで、グラフィクスを表示するためのメモリ管理を、再生装置にスタートさせる旨を示す。 - 特許庁 - When the detected buffer occupied amount exceeds a fixed value, the number of repetition times of repeated processing of bit/noise allocation operation requiring most operation amounts within the encode processing is limited for a noise allocation part 35.
検出されたバッファ占有量が一定の値を超えたときに、符号化処理のうち最も演算量を必要とするノイズアロケーション部３５によるビット／ノイズ割当て演算の反復処理の反復回数が制限される。 - 特許庁 - A luminance extracting part 4 in an image recognition part 3 extracts the luminance components of a current image input from a current input image buffer 1, and an edge extracting part 5 extracts edge parts from the luminance components extracted.
現入力画像用バッファ１から入力された現画像の輝度成分が画像認識部３内の輝度抽出部４で抽出され、抽出された輝度成分からエッジ部分がエッジ抽出部５で抽出される。 - 特許庁 - When judging that a specific wireless communication device is in a sleep mode and cannot receive a transmitted broadcast frame or multicast frame, a network controller retains this frame in a buffer to prepare for a next retransmission.
ネットワークコントローラは、特定の無線通信デバイスがスリープモードにあって、送信したブロードキャストフレームまたはマルチキャストフレームを受信できない状態であると判断した場合、このフレームをバッファ内に維持して次の再送に備える。 - 特許庁 - Further, prior to the writing of data 22 outputted from the CPU 12 to the write buffer 18, the continuity of an address 24 is examined, and information related to the continuity is stored in pairs with writing data 22.
更に、ＣＰＵ１２から出力されたデータ２２をライトバッファ１８に書き込むのみ先立ってアドレス２４の連続性について調べ、その連続性に関する情報を書込み用データ２２と対にして格納する。 - 特許庁 - To provide an error correction system which reduces a time needed for error correction processing in a form of product code and can improve use efficiency of a buffer storage device by efficiently performing data transfer.
データ転送を効率的に行うことによって積符号形式の誤り訂正処理に要する時間を短縮し、且つバッファ記憶装置の使用効率を高めることができる誤り訂正システムを提供する。 - 特許庁 - Thereafter, trimethylgallium, ammnonia and silane are introduced, while the substrate temperature of 1,050°C and pressure in the furnace are maintained at 1,050°C and 30 kPa, respectively, and a GaN buffer layer 3 of 1 micrometer thickness is grown on the substrate 1.
その後、摂氏１０５０度の基板温度を摂氏１０５０度、炉内圧力を３０キロパスカルに保持したまま、トリメチルガリウム、アンモニア、シランを導入して、厚さ1マイクロメートルの型ＧａＮバッフア層３を基板１に成長する。 - 特許庁 - First and second data input parts 150a and 150b of an output buffer 150 input a first output clock signal OUTP1X and a second output clock signal OUTP2X that is outputted while being always delayed from the clock signal OUTP1X.
出力バッファ１５０の第１及び第２データ入力部１５０ａ，１５０ｂは第１出力クロック信号OUTP1Xと同クロック信号OUTP1Xより常に遅れて出力される第２出力クロック信号OUTP2Xを入力する。 - 特許庁 - The output pixel data of a rounding circuit 104 are stored in the buffer memory 100, and at the time of the arithmetic processing of the pixel data transferred through the feedback bypass route, the rounding arithmetic errors are prevented from being accumulated.
バッファメモリ（１００）には丸め回路（１０４）の出力画素データが格納されるが、フィードバックバイパス経路を転送される画素データの演算処理時においては、丸め演算誤差が累積されるのを防止することができる。 - 特許庁 - For a probe wafer 2, a buffer 5 for latching an input/output signal is formed between a pad 3 for contacting to an electrode of a semiconductor integrated circuit(IC) 1 and a tester 4 for electrical inspection of the IC1.
プローブウェハ２に半導体集積回路（ＩＣ）１の電極と接触をとるためのパッド３とＩＣ１の電気検査を行うテスタ４との間に入出力信号をラッチするためのバッファ５を形成する。 - 特許庁 - The buffer membrane formed by using a polymer composition having the above composition has an ashing property to reduce the step for forming a pattern of a semiconductor element and a capacitor and maximize the process efficiency.
このような組成を有する高分子組成物で形成されたバッファ膜は半導体素子のパターン及びキャパシタを形成する工程の縮小及び工程効率を極大化させることができるアッシング特性を有する。 - 特許庁 - To obtain a page printer controller having buffer memories for storing the image data of a print page temporarily in a printer interface section in which initialization time of the controller is shortened at the time of turn on power.
本発明はプリンタインターフェイス部内に印刷ページのイメージデータを一時的に納めるためのバッファメモリを有するページプリンタ制御装置に関するものであり、電源投入時の制御装置初期化処理時間を短くする。 - 特許庁 - A first polycrystalline silicon film 31 provided on a first relatively thin insulating film 30 under a gate bonding pad 26 functions as a stress buffer layer for buffering stress applied to the first insulating film 30.
ゲートボンディングパッド２６下の比較的薄い第１の絶縁膜３０上に設けられた第１の多結晶シリコン膜３１は、第１の絶縁膜３０に印加される応力を緩衝する応力緩衝層として機能する。 - 特許庁 - The drain joint 15 of a pump block 5 is opened, a piston 13a is fixed, and a piston 19a is pushed to fill a buffer between a lure lock connecting joint 17 and a crossing part 9 and between the crossing part 9 and the drain joint 15.
ポンプブロック５のドレインジョイント１５を開け、ピストン１３ａを固定し、ピストン１９ａを押して、ルアーロック接合ジョイント１７、交差部９間及び交差部９、ドレインジョイント１５間にバッファを充填する。 - 特許庁 - When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE.
外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。 - 特許庁 - A speed control unit 13 detects opposite communication speed information from the opposite Ethernet line inserted into the predetermined region of the multiplexed frames, and outputs a reading control signal to the buffer unit.
速度制御部１３は多重フレームの予め定められた領域に挿入された対向イーサネット回線からの対向通信速度情報を検出し、バッファ部に対して読出し制御信号を出力する。 - 特許庁 - To reduce mechanical loss by ensuring mechanical balance among rotating sections and reciprocating motion sections for improving refrigeration capacity, and prevent deterioration and wear of oil bellows offsetting pressure variations in a buffer space and a crank chamber.
回転部や往復動部の機械的バランスをとり機械的損失を少なくし冷凍能力を上げるとともに、バッファ空間及びクランク室の圧力変動を打ち消し、オイルシール用ベローズの劣化や損耗を防止する。 - 特許庁 - To reduce the possibility of the occurrence of a problem in which a moving image decoder can not perform decoding because of no reference frame by realizing suppression of the reduction of encoding efficiency even though a buffer overflow occurs.
バッファ溢れが生じても、符号化効率の低減を抑えることが可能で、動画像復号化装置において参照フレームが無く復号できなくなるという問題が発生する可能性を低減させること。 - 特許庁 - The SDRAM control part 82 comprises a data control circuit 51 connected to a data bus 61, an address control circuit 53 connected to the address bus 63 via a buffer circuit 83, and a control signal generating circuit 85.
ＳＤＲＡＭ制御部８２は、データバス６１に接続されたデータ制御回路５１と、バッファ回路８３を介してアドレスバス６３に接続されたアドレス制御回路５３と、制御信号生成回路８５と、からなる。 - 特許庁 - To obtain a buffer type gas-blast circuit breaker which expedites its cooling and improve breaking performance by heightening acceleration of arc flow through generation of high-pressure part in the arc in a narrow range.
この発明は、狭い範囲でアークに高圧力部分を発生させ、アークの流れの加速度を高めることで、その冷却を促進させ、遮断性能を向上させることができるパッファ形ガス遮断器を得る。 - 特許庁 - The signal light candidate detection part 23 detects sequential signal light candidates on the basis of colors and shapes in the images selected by the time-series order image selection part 22, and inputs them into the data buffer 24.
信号灯候補検出部２３は、時系列順画像選択部２２によって選択された画像中から色および形状に基づいて信号灯候補を順次に検出し、データバッファ２４に入力する。 - 特許庁 - A comparative determination means 125 compares a predicted amount of accumulation in the receiving buffer of this decoding device with a threshold set on each of picture types, on every single picture data before the picture data is decoded.
ビデオ符号化装置の比較判定手段１２５は、１画像データごとに、その画像データが符号化される前に、復号化装置の受信バッファの予測蓄積量とピクチャタイプごとに設定された閾値とを比較する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
