「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 360 361 362 363 364 365 366 367 368 .... 476 477 次へ＞- A MOSFET drive circuit of a MOS rectification type electric motor is constituted by a rectifier input/output voltage incorporation part, an on/off decision circuit part, an on/off determining logical circuit part, an output buffer part, a diagnostic part, and so on.
ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁 - To prevent an image output system from failing caused by the penalty of mis-hit in color conversion with a small-capacity print buffer while suppressing the band of a transfer bus within the system from being raised.
システム内の転送バスの帯域の上昇を抑制しながらも、色変換におけるミスヒットのペナルティによる画像出力システムの破綻防止を、少ない容量のプリントバッファで実現することを可能にする。 - 特許庁 - The IGBT has a p^+-type high-concentration drain layer 12 which decides the injection volume of a hole and a p^--type low-concentration drain layer 11 which absorbs the fluctuation of the ground amount of the rear surface of a wafer under an n^+-type buffer layer 13.
本発明のＩＧＢＴは、ｎ^+バッファ層１３の下に、正孔の注入量を決めるｐ^+高濃度ドレイン層１２と、ウェハ裏面研削量のばらつきを吸収するｐ^-低濃度ドレイン層１１を有している。 - 特許庁 - According to the result of the arithmetic circuit 26, the selection circuit 32 selects the digital audio signal, output from the expansion processing circuit 28 when there is no error mixed, the data stored in the data buffer 30, when there is an error mixed.
回路３２は、回路２６の判定結果に従い、エラーが混入していない時には回路２８の出力ディジタルオーディオ信号を、エラーが混入している時には補間データバッファ３０に記憶されるデータを選択する。 - 特許庁 - By switching flash memories 4, 5 through the processing of the loader software, the content (data 7b) of the flash memory 5 in the instrument 2 is copied into the flash memory 4 of the set main body 1, while making the RAM 6 function as a temporary buffer.
ローダーソフトの処理により、フラッシュメモリ４，５を切り替えながら、セット本体１のＲＡＭ６を一時バッファとして作用させ、治具２内のフラッシュメモリ５の内容（データ７ｂ）をセット本体１のフラッシュメモリ４にコピーする。 - 特許庁 - A switching section 50 outputs the signal A3 after timing regulation to a target station extracting section 60 under normal state, and outputs a delay signal stored in the delay buffer 40 in the section of a gate signal.
切替部５０は、通常の状態においてタイミング調整後信号Ａ３を目的局抽出部６０に出力し、ゲート信号の区間においては、遅延バッファ４０に蓄積された遅延信号を出力する。 - 特許庁 - When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.
主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁 - If the packet to the own machine is present in the normal buffer, the CPU 206 transmits a switching prohibition report to the CPU 105 to stop the sleep processing, and shifts to the normal operation mode to end the interruption processing.
自機宛パケットがノーマルバッファ内に存在した場合、ＣＰＵ２０６はスリープ処理を中止するために切替不可通知をＣＰＵ１０５へ送信し、通常動作モードに移行して、割り込み処理を終了する。 - 特許庁 - The writing of data in the write buffers 20, 21 and the read buffer 45 is permitted only in a cycle asserted by a synchronizing signal 12 for informing of the safe timing of data transfer between the clocks 10, 11.
この際、ライトバッファ２０、２１、リードバッファ４５へのデータの書き込みは、クロック１０とクロック１１の間のデータの受け渡しの安全なタイミングを通知する同期信号１２のアサートされたサイクルでのみ許可される。 - 特許庁 - After the supplying of the wafer to be processed to the removal chamber 92 using the first wafer transfer equipment 45 and removing an oxide film, the wafer is carried in to the waiting room 63 with the second wafer transfer equipment 55 via the buffer chamber 132.
被処理ウエハは第一ウエハ移載装置４５で除去室９２に供給されて酸化膜を除去された後に、バッファ室１３２を経て、第二ウエハ移載装置５５で待機室６３に搬入される。 - 特許庁 - A projection 27 is provided on a side surface 26 of the inner case 24, a rib 29 is provided, on the case 22, at a position corresponding to the side surface 26, and a shaft hole 33 and a recess 34 are formed on an arm 32 of a buffer member 15.
中ケース２４の側面２６に突起２７を設け、側面２６に対応する位置においてリブ２９をケース２２に設け、緩衝部材１５のアーム３２に軸孔３３及び窪み３４を形成する。 - 特許庁 - A memory monitoring part 12 monitors access to the designated address of a memory 11, and transfers the data of the address to a transmission buffer memory 14 by DMA transfer when access is generated, and transmits the data to a reception memory 24 of the debugger 2.
メモリ監視部１２は、メモリ１１の指定されたアドレスへのアクセスを監視し、アクセスが発生するとそのアドレスのデータをＤＭＡ転送により送信バッファメモリ１４へ転送し、デバッガ２の受信メモリ２４へ送信する。 - 特許庁 - A buffer 107 stores output data of the FFT circuit 104 firstly and secondly, respectively, and S/N detection circuit 106 calculates an S/N value and outputs it to an FFT window control circuit A105.
１回目と２回目それぞれにおいて、バッファ１０７ではＦＦＴ回路１０４の出力データを保存し、Ｓ／Ｎ検出回路１０６ではＳ／Ｎ値を計算し、ＦＦＴウィンドウ制御回路Ａ１０５に出力する。 - 特許庁 - To share one network device from a plurality of OSs, to avoid performance deterioration by a copy operation also in transmission/reception of data, and to make an excess buffer unnecessary regarding a virtual machine system in which the plurality of OSs operate.
複数のＯＳが動作する仮想計算機システムに関し、複数のＯＳから同一のネットワークデバイスを共有し、データの送受信の際にもコピー動作による性能低下が生じず、余計なバッファも不要とする。 - 特許庁 - To transmit data in excess of capacity of a transmission data buffer of a device at a transmitter side to a receiver side device at a time in the case of sending/receiving data between devices connected to a network.
ネットワークに接続された機器間で、データの送受信を行う際に、送信側の機器が持つ送信データバッファ容量を越える大きさのデータを、受信側の機器に一度に送信することを可能にすること。 - 特許庁 - A transmission destination ID related to the protocol information of the super frame is extracted, and when the transmission destination ID coincides with the ID of the present device, the sound data are read from the buffer and the reproduction of the sound is started from the time t7.
該スーパーフレームのプロトコル情報に係る送信先ＩＤを抽出し、該送信先ＩＤが自機のＩＤに一致するならば、バッファから音声データを読み出して、音声を時刻ｔ７から再生開始する。 - 特許庁 - Further, the node comprises a buffer monitoring part for monitoring the throughput of a plurality of output buffers built in the electrical processing part, and when the throughput of the output buffers exceeds a fixed value, monitoring input traffic to the output buffers.
また、電気処理部に設けられた複数の出力バッファの処理量を監視し、出力バッファの処理量が一定値を超えた場合に、その出力バッファへの入力トラフィックを監視するバッファ監視部を有する。 - 特許庁 - A communication control part 201 extracts print data upon receipt of packet data from a host computer through a LAN 31, writes the data to a receiving buffer 203, and reports the receipt of print data to a print control part 202.
ホストコンピュータからＬＡＮ３１を介してパケットデータを受信すると、通信制御部２０１は、印刷データを抽出し、受信バッファ２０３に書き込み、印刷制御部２０２に印刷データを受信した旨を通知する。 - 特許庁 - To provide a focal plane shutter for a camera in which a driving member is braked by two successive different deforming actions by a buffer member and also a bound is suppressed in the finishing stage of exposure actuation.
露光作動の終了段階において、緩衝部材が、連続した二つの異なる変形作用によって駆動部材を制動し、且つバウンドを抑止できるようにしたカメラ用フォーカルプレンシャッタを提供すること。 - 特許庁 - If it is divided into two or more, it is stored into a shaping buffer (step 17), and if it is one, this one is set directly to a transmission queue (step 16).
そして、データフレームであれば、そのＶＣがいくつのＡＴＭセルに分割されたかを判断し（ステップ１５）、２つ以上であればシェーピングバッファへ格納し（ステップ１７）、１つであればそのまま送信キューへ設定する（ステップ１６）。 - 特許庁 - To provide a wet-type method for granulation and a granulator which do not necessitate installation of a large capacity buffer tank of a fine particle and can maintain a product quality even when a feeding velocity of the fine particle fluctuates.
大容量の微細粉体バッファータンクを設置することなく、微細粉体の供給速度変化に際しても製品品質を維持しつつ対応することのできる湿式造粒方法及び造粒装置を提供する。 - 特許庁 - The fuel gas passage 34 is provided with a plurality of sinuous passage grooves 34a, where the sinuous passage grooves 34a which are adjacent each other are constituted so that end positions facing the inlet buffer portion 36a are in a mutually stepped difference form.
燃料ガス流路３４は、複数の波状流路溝３４ａを設け、互いに隣接する前記波状流路溝３４ａは、入口バッファ部３６ａ側の端部位置が互いに段差状に構成される。 - 特許庁 - Thus, in the case of displaying the page data in the second buffer memory 7, the display apparatus 15 can display the page data in a state of operated with the same operation contents as operation contents applied to the thumbnail picture.
これにより、第２のバッファメモリ７のページデータを表示する際には、このページデータをそのサムネイル画像に対する操作内容と同じ操作内容で操作された状態で表示装置１５に表示することができる。 - 特許庁 - The first inductive buffer is connected to the buffering element, expands the bandwidth and increases an input impedance with increase of a frequency within a prescribed range so that the gain change is not almost shown.
第１インダクティブバッファは、バッファリング素子に接続されており、帯域幅を拡張すると共に、利得変化を殆ど示さないように、周波数が所定範囲内で増加するにつれて、入力インピーダンスを増加させる。 - 特許庁 - To provide an output buffer circuit capable of obtaining a stable output without being affected by the update of an impedance code when the impedance code is updated to adjust output impedance, and to provide a semiconductor device.
インピーダンスコードを更新して出力インピーダンスの調整を行う際、インピーダンスコードの更新に影響されない安定した出力を得ることが可能な出力バッファ回路及び半導体装置を提供すること。 - 特許庁 - In a hardware-based logical emulation environment, communication of time multiplexed data signals among clock regions is controlled during emulation, by using a buffer 30 inserted into a common signal path among the asynchronous clock regions.
ハードウェア・ベースの論理エミュレーション環境で非同期クロック領域間の共通信号経路に挿入されたバッファ３０を利用して、エミュレーション中にクロック領域間の時間多重化データ信号の通信を管理する。 - 特許庁 - The output impedance of the first voltage buffer circuit is controlled by the output signal of the hysterisis comparator during a period when a voltage difference between the output of the reference voltage source and the output of the low-pass filter exceeds a prescribed value in starting.
起動時に基準電圧源の出力とローパスフィルタの出力の電圧差が所定値を超えている期間は、ヒステリシスコンパレータの出力信号により第１電圧バッファ回路の出力インピーダンスが制御される。 - 特許庁 - The scheduler 113 acquires a reception quality of a mobile station from a demodulation part 107, calculates priority (=reception quality×1/remaining buffer capacity) for each packet and selects a queue wherein the packet of the highest priority is stored.
スケジューラ１１３は、復調部１０７から移動局の受信品質を取得し、パケットごとに優先度（＝ 受信品質 × １／バッファ残量）を算出し、優先度が最大であるパケットの格納されているキューを選択する。 - 特許庁 - An MPU 2 writes the printing data independently into an image buffer 3 when it receives a printing datum corresponding to a frame format and a printing datum corresponding to a text to be printed overlappingly on the frame format.
ＭＰＵ２は、枠書式に対応する印刷データ，及び、この枠書式に重ねて印刷されるテキストに対応する印刷データを受信すると、これらの印刷データを、独立して画像バッファ３内に書き込む。 - 特許庁 - As a result, when the using capacity of the buffer 20b for the layer 1 transmission exceeds 80%, an operating system 10 notifies a high-order layer that a memory residual amount becomes equal to or less than a prescribed capacity by an event flag.
その結果、レイヤ１送信用バッファ２０ｂの使用容量が８０％を越えると、オペレーティングシステム１０はメモリ残量が所定の容量以下になったことをイベントフラグにより上位レイヤに通知する。 - 特許庁 - To provide an inkjet head which can reduce crosstalk by removing a piezoelectric body remaining between drive units of the inkjet head, and can buffer the stress generated when the piezoelectric body is divided, and to provide a method of manufacturing the same.
インクジェットヘッドの駆動部間に残存する圧電体を除去することによりクロストークを低減でき、圧電体の分割時に発生するストレスを緩衝できるインクジェットヘッド及びその製造方法を提供する。 - 特許庁 - Once the CPU 131 writes output signal data to the write buffer 133, a control register sequencer 150 loads the data to the shift register 135 and then serially transfers them to an output port 111 of an I/O control part 110.
制御レジスタシーケンサ１５０は、ＣＰＵ１３１が出力信号データをライトバッファ１３３に書き込んだら、シフトレジスタ１３５へロードした後、Ｉ／Ｏ制御部１１０の出力ポート１１１へシリアル転送する。 - 特許庁 - A buffer tank 12 to mitigate the temperature change in the hot water is installed on the side with the mist generator 10 of the hot water supply pipe 5, and hot water having a constant temperature is supplied to the mist generator 10.
これにおいて、前記給湯管５のミスト発生器１０側に温水の温度変化を緩和するバッファタンク１２を配置して前記ミスト発生器１０に一定温度の温水を供給するようにする。 - 特許庁 - A pre-amplifier 4 subtracts the vibration detecting signal via the buffer circuit 6 from an audio detecting signal, that a capacitor microphone ECM outputs, and cancels a noise component generated in the audio detecting signal by the mechanical vibration.
プリアンプ４は、コンデンサマイクＥＣＭが出力する音声検出信号から、バッファ回路６を介した振動検出信号を差し引いて、機械的振動によって音声検出信号に生じるノイズ成分を相殺する。 - 特許庁 - Data read out of the other buffer on a readout operation side between the buffers 46 and 47 are inputted to a recording and reproduction part by DMA transfer, etc., through a 32-bit width PCI bus 50.
バッファ４６及び４７のうち、読み出し動作側にある他方のバッファから読み出されたデータは、３２ビット幅のＰＣＩバス５０を介してＤＭＡ転送等を用い記録・再生部に入力されて記録される。 - 特許庁 - A GaN (0001) or an AlN (0001) single crystal film, or a super-lattice structure of the GaN (0001) and the AlN (0001) is formed on a Si (110) substrate via a 2H-AlN buffer layer.
Ｓｉ（１１０）基板上に、２Ｈ−ＡｌＮバッファー層を介して、ＧａＮ（０００１）もしくはＡｌＮ（０００１）単結晶膜、または、ＧａＮ（０００１）およびＡｌＮ（０００１）の超格子構造を形成する。 - 特許庁 - To reduce the area of a semiconductor chip by eliminating the need of a buffer circuit which operates with a voltage different from an operating voltage.
動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大きくなってしまう。 - 特許庁 - The data transfer of a communication control part is all represented by write commands and the configuration (setting of address space) on the PCI bus is used to separate the addressing of the data buffer into logical addresses and physical addresses.
通信制御部のデータ転送を書込みコマンドで全てを表すとともに、ＰＣＩバス上のコンフィグレーション（アドレス空間の設定）を用いることにより、データバッファのアドレッシングを論理アドレスと物理アドレスに分離する。 - 特許庁 - To solve the problem that costs for an apparatus is increased since in an active shield, a buffer amplifier operating stably in a wide frequency band is required in the drive circuit in order to stably obtain the suppressing effect of a measurement error by the active shield.
アクティブシールドでは、これによる測定誤差の抑制効果を安定して得るために、そのドライブ回路に広い周波数帯域で安定して動作するバッファアンプが必要であるため、装置のコストが高くなる。 - 特許庁 - To provide a packet relay processing method that prevents loss, generated as a packet group arriving from upstream in a burst manner exceeds the buffer size of a downstream narrow-band section, without introducing a packet leveling device.
上流側よりバースト的に到着したパケット群が下流側狭帯域区間のバッファサイズをオーバーすることによる損失をパケット平準化装置などを導入せずに防ぐパケット中継処理方法を提供する。 - 特許庁 - When a data processing unit 20 serially transmits serial data to an external data processing terminal 30, an output buffer means 203 buffers serial data sequentially generated by a data transmission means 202 and transmits the data serially from a serial port 201.
外部のデータ処理端末３０にシリアルデータをシリアル送信するとき、データ送信手段２０２が順次発生するシリアルデータを出力バッファ手段２０３がバッファリングしてシリアルポート２０１からシリアル送信する。 - 特許庁 - An internal control signal/CEgenerating circuit 16 inputs externally only a control signal /CE from a pin/ce through an input buffer 12, responding to only this control signal/CE, and sets one chip to an operable state.
内部制御信号/CE発生回路１６は、制御信号/CEのみをピン/ceから入力バッファ１２を介して外部から入力し、この制御信号/CEのみに応答して該１チップを動作可能な状態に設定する。 - 特許庁 - When a media packet is constituted from the encoded streams, the error correction code stored in the FEC sign buffer 55 is associated with the media packet, and packetized for transmission to a communications network from a network transmitter 6.
符号化したストリームからメディアパケットを構成する際に，ＦＥＣ符号バッファ５５に格納された誤り訂正符号をメディアパケットに対応づけてパケット化し，ネットワーク送信器６から通信ネットワークへ送出する。 - 特許庁 - An output of a first quantization circuit 4-1 in the encoding circuit part 100 is made to be an encoding signal output #1, through a first variable length encoding circuit 11-1 and a first buffer 12-1 and outputted.
符号化回路部１００内の第１の量子化回路４−１の出力は、第１の可変長符号化回路１１−１、第１のバッファ１２−１を通して符号化信号出力＃１となされ出力される。 - 特許庁 - An epitaxial wafer 50 constituting a semiconductor multilayer structure is composed of a single-crystal substrate 1 and a device layer 3 of compound semiconductor which is formed by hetero-epitaxial growth on the major surface of the single-crystal substrate 1 via a buffer layer 2.
半導体多層構造をなすエピタキシャルウェーハ５０は、単結晶基板１の主表面上にバッファ層２を介して化合物半導体からなる素子層３をヘテロエピタキシャル成長させた構造をなす。 - 特許庁 - In addition 20 to 100 mol % of PZT precursor adding excess Pb is used with lead titanate as a buffer layer to permit the use of the substrate inexpensive and having a low melting point such as glass and Al metal.
また、チタン酸鉛をバッファー層として使用し、２０〜１００ｍｏｌ％のＰｂ過剰添加のＰＺＴ前駆体ゾルを使用し、ガラス、金属Ａｌ等の安価で低融点の基板を使用することを可能とする。 - 特許庁 - To provide a fuel cell in which reaction gas can be supplied uniformly and reliably from a reaction gas interconnection hole to the reaction gas passage entirely through a buffer section, and excellent power generation performance can be maintained with a simple configuration.
反応ガス連通孔からバッファ部を介して反応ガス流路全体に反応ガスを均一且つ確実に供給することができ、簡単な構成で、良好な発電性能を保持することを可能にする。 - 特許庁 - A hand part is constituted by attaching five articulated curved mechanisms constituting the thumb, the forefinger, the middle finger, the third finger, and the little finger, respectively, to a support frame constituting the back of its hand through a buffer part like a plate spring.
手部は、手の甲を構成する支持フレームに、親指、人差し指、中指、薬指、並びに小指をそれぞれ構成する５本の多関節湾曲機構が、板ばね状の緩衝部を介して取り付けて構成される。 - 特許庁 - The 12-segment video decoding section 105 performs fast decoding of the video image stream data for one-segment broadcasting in the stream buffer 111 when the output display selection is switched to one-segment broadcasting from 12-segment broadcasting.
１２セグビデオデコード部１０５は、１２セグ放送から１セグ放送へ出力表示の選択が切り換えられたときに、ストリームバッファ１１１に保持された１セグ放送の映像ストリームデータを高速デコード処理する。 - 特許庁 - To actualize a variable delay buffer circuit which gives a delay corresponding to a control signal by improving the precision of delay time setting with low power consumption and generates no glitch noise when the control signal is switched.
低消費電力で遅延時間設定の精度を向上させ、制御信号に応じた遅延を実現すると共に、制御信号の切り替え時に、グリッチノイズが発生しない可変遅延バッファ回路を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
