「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 441 442 443 444 445 446 447 448 449 .... 476 477 次へ＞- An absorber 41 for absorbing an elastic wave is arranged over the impedance adjustment section 3 and an end portion of the buffer region 2 on the impedance adjustment section 3 so as not to generate an elastic wave in the impedance adjustment section 3 and not to inhibit generation of an elastic wave in the filter body 1.
そして、インピーダンス調整部３において弾性波が発生しないように、且つフィルタ本体１における弾性波の発生を阻害しないように、インピーダンス調整部３の上方側と、当該インピーダンス調整部３側における緩衝領域２の端部と、に弾性波を吸収するための吸収体４１を配置する。 - 特許庁 - Received packets are stored in a reception buffer 102, a playback determining section 103 determines whether the stored packets are in time for the playback time, playback orders and storage addresses of the stored packets determined to be in time are stored in a pointer 104 for reproduction, and the stored packets are read and reproduced according to the pointer 104 for reproduction.
受信バッファ１０２に受信パケットを保存し、再生判定手段１０３で、その保存パケットが再生時刻に間に合うか否かを判定し、間に合うと判定された保存パケットの再生順序及び保存アドレスを再生用ポインタ１０４に記憶し、この再生用ポインタ１０４に従い保存パケットを読み出して再生する。 - 特許庁 - The anode material for a lithium secondary battery of the present invention is composed of a composite powder having a component B coated on a surface of a component A, wherein (1) the component A is a material capable of electrochemically occluding lithium ions and (2) the component B is a compound which is decomposed into a buffer layer by lithium reduction during initial charging.
本発明のリチウム二次電池用負極材料は、Ａ成分の表面にＢ成分が被覆された複合粉末からなり、（１）Ａ成分が、リチウムイオンを電気化学的に吸蔵することができる材料であり、（２）Ｂ成分が、初期の充電でリチウム還元されてバッファー層に分解する化合物である。 - 特許庁 - For a skip reproduction, a reproduction control information generator 25 provided in a client terminal 2 decides whether the position or the number of a multiplexed packet including a desired reproduction point, and an I-frame required for reproducing this desired point is contained in a receiving buffer of a multimedia information receiver 21.
スキップ再生をする際、先ず、クライアント端末２に設けた再生制御情報生成部２５が、マルチメディア情報受信部２１の受信バッファの中に、再生所望点および再生所望点を再生するために必要なIフレームを含む多重化パケットの位置あるいはパケット番号が含まれるか否かを判断する。 - 特許庁 - When the microchip 1 is used, the microchip 1 is attached to a device just before analysis, the film 13 is removed from the non-adhesive part 13a, then, the migration buffer filled in either of the reservoirs 7 in the specimen introduction flow passage 3 is removed, and a sample with the equal volume is injected into the reservoir 7.
このマイクロチップ１を使用するときは、分析の直前にマイクロチップ１を装置に装着し、非接着部１３ａからフィルム１３を剥がし、その後、試料導入流路３のいずれかのリザーバ７に入っている泳動バッファを取り除き、代わりにサンプルを同じ容量だけそのリザーバ７に注入する。 - 特許庁 - When the radio base station eNB allocates the uplink radio resource to the mobile station UE a predetermined number of times, then the mobile station UE uses the allocated uplink radio resource to report, to the radio base station eNB, the amount of data retained in the transmission buffer of the mobile station UE.
無線基地局ｅＮＢが、所定回数、移動局ＵＥに対して上り無線リソースを割り当てた場合、移動局ＵＥは、割り当てられた上り無線リソースを用いて、無線基地局ｅＮＢに対して、移動局ＵＥの送信バッファに滞留されているデータ量を報告するように構成されている。 - 特許庁 - In an integrated circuit (IC) incorporating a printer compression/decompression function, during encoding, pixel data are input from a band buffer through a pixel data I/F 2801 to a wavelet transform block 2803, and converted to reversible wavelet, and highest importance data of a transform coefficient are applied to a context model 2805 for encoding.
プリンタの圧縮／伸長機能を内蔵した集積回路（ＩＣ）において、符号化時に、バンドバッファより画素データＩ／Ｆ２８０１を介し画素データがウェーブレット変換ブロック２８０３に入力して可逆ウェーブレット変換され、変換係数の最高重要度データは符号化するためコンテクストモデル２８０５へ渡される。 - 特許庁 - In this electronic device, roll forward is automatically executed after restart after the occurrence of a tearing, and an application program operated at the time of the tearing occurrence comprises a means for knowing the fact of the tearing occurrence and the contents of a commit buffer area at that time after selecting the application program concerned after restart.
ティアリング発生後、再起動した後にロールフォワードを自動的に実施し、ティアリング発生時点で動作していたアプリケーションプログラムは再起動後に当該アプリケーションプログラムが選択された後ティアリング発生の事実とその際のコミットバッファ領域の内容を知る手段を有することを特徴とする。 - 特許庁 - A buffer memory 250 for catalog playback is provided, in order to provide a catalog function which allows free real-time browsing during reproducing of audio data, while keeping the compatibility with already determined standards, and contents of a catalog can be reproduced automatically according to the playback state of audio data, when a user does not have another selection.
また、既に定められた規格と互換性を維持し、オーディオを再生する間自由にリアルタイムで閲覧できるカタログ機能の提供のためにカタログ再生用バッファメモリ２５０を有しており、使用者の別の選択がない場合カタログの内容をオーディオデータの再生状態に合わせて自動に再生できる。 - 特許庁 - When an image processing part wherein a plurality of image processing modules and buffer modules therebetween are connected in a pipeline form or the like is constructed, instructions from a user are referred to acquire the operation environment of the image processing part when necessary, and processing management parts for parallel processing and sequential processing are selectively started (152 to 156).
複数の画像処理モジュールとその間に介在されるバッファモジュールがパイプライン形態等で連結された画像処理部の構築にあたり、ユーザからの指示を参照し、必要に応じて画像処理部の動作環境も取得して、並列処理用・逐次処理用の処理管理部を選択的に起動させる(152〜156)。 - 特許庁 - To provide a silicone sealed LED which is unlikely to cause any crack in a silicone resin layer that is a sealant while taking advantage of excellent heat resistance, weather resistance, and color fastness of silicone rubber and silicone resin since a silicone rubber layer serves as a buffer layer between the silicone resin layer that is a sealant and an LED chip.
封止体であるシリコーン樹脂層とＬＥＤチップとの間に存在するシリコーンゴム層がバッファー層として作用するため、シリコーンゴムおよびシリコーン樹脂の優れた耐熱性、耐候性および耐変色性を生かしつつ、封止体であるシリコーン樹脂層にクラックが生じにくいシリコーン封止型ＬＥＤを提供する。 - 特許庁 - A bus connection circuit 21 includes: a buffer 24 which detects an I2C terminal level on the peripheral component side; an SW25 which separates the peripheral component from an I2C bus of the whole system; an I2C failure detection control module 26; a Pull Up resistor 34 for checking whether or not the peripheral component side becomes a Hi-Z state; and a Pull Down resistor 35.
本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。 - 特許庁 - When the buffer (9) is full, the read instruction saving means (13) generates a write instruction for writing the read instruction into a main memory (8), and sends to the main memory (8) the write instruction for writing the read instruction from a read instruction write/read generating means (16) after a write pointer (14) generates a write address of the main memory (8).
バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 - 特許庁 - When a space for piping or the like is formed between the drawer 1 and the furniture main body part, by providing an extension part 2A extended to the rear part on the bottom plate 2 of the drawer 1 and mounting the buffer device 10 on the lower surface of the extension part 2A, the draw-out limit position of the drawer 1 is set more at the front.
引出し１と家具本体部との間に配管用スペース等が形成されている場合には、引出し１の底板２に後方へ延びる延設部分２Ａを設け、この延設部分２Ａの下面に緩衝装置１０を装着することにより、引出し１の引き出し限度位置をより前方に設定できる。 - 特許庁 - The status of process load as to each process is monitored/observed at all times by providing a buffer memory monitoring part 103, a pilot signal adding part 105, a first pilot signal monitoring part 110, a second pilot signal monitoring part 113, a first data selection part 104, a second data selection part 108, and a third data selection part 111.
バッファメモリ監視部１０３、パイロット信号付加部１０５、第１パイロット信号監視部１１０、第２パイロット信号監視部１１３、第１データ選択部１０４、第２データ選択部１０８、第３データ選択部１１１を設けることにより、各処理の処理負荷の状況を常に監視・観測する。 - 特許庁 - In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.
データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁 - The nitride compound semiconductor epitaxial wafer is constituted by successively laminating a buffer layer 2, an n-type GaN clad layer 3, an active layer 4 of multiple quantum well structure consisting of an undoped InGaN well layer, and an undoped GaN barrier layer, p-type clad layers 5, 6, and a p-type InGaN contact layer 7 on a substrate 1.
本発明の窒化物系化合物半導体エピタキシャルウエハは、基板１上にバッファ層２、ｎ型ＧａＮクラッド層３、アンドープＩｎＧａＮ井戸層とアンドープＧａＮ障壁層とからなる多重量子井戸構造の活性層４、ｐ型クラッド層５，６、及びｐ型ＩｎＧａＮコンタクト層７が順次積層されている。 - 特許庁 - A packet buffer 24 stores state information indicating that each of stored packets is in a state of waiting transmission, a state of waiting the reception of delivery confirmation indicating whether or not a transmitted packet is appropriately delivered to a destination, and in a state of confirming the success of the transmission.
パケットバッファ２４は、記憶されている各パケットに関して、送信を待機している状態、送信したパケットが通信先に適切に送達できたかを示す送達確認の受信を待機している状態、および送信の成功が確認されている状態のいずれであるかを示す状態情報を記憶している。 - 特許庁 - A display time decoder 51 separates the display time data in the A-CONT pack into display start time data and display end time data, which are respectively applied to a start comparator 52 and an end comparator 53, the character data are converted into display use dot matrix character data by a character data decoder 54 and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The GaN-based semiconductor element 1 has the gate insulating film 17 formed between a channel layer 14 laminated over a substrate 11 via a buffer layer 13 and made of a p-type GaN-based compound semiconductor, and a gate electrode G, wherein the gate insulating film 17 is an SiO_2 film formed by a normal-pressure CVD method.
基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ_2膜である。 - 特許庁 - In the case that the input completion is not reported from the input report part 107 though the system time T passes the allowable error time ε from the the reference processing time TO, the encoding part 108 encodes and records an immediately preceding image remaining in an input buffer 106, with the reference processing time TO as the time stamp TS.
システム時刻Ｔが基準処理時刻ＴＯから許容誤差時間εを過ぎても、入力通知部１０７から入力完了が通知されない場合は、符号化部１０８が基準処理時刻ＴＯをタイムスタンプＴＳとして入力バッファ１０６に残っている直前の画像を符号化し、記録する。 - 特許庁 - In a state that display of data broadcast information and display of close-captioned information are both set effective, a processing load detection section 21 detects a state of use of an input buffer 7 and outputs a control signal for denoting a processing load excess to a control section 1 when the state of use indicates overflow.
データ放送用の情報の表示および字幕放送用情報の表示がともに有効に設定された状態で、処理負荷検出部２１は入力バッファ７の使用状態を検出して、この使用状態がオーバフロー状態となっている場合には処理負荷超過を示す制御信号を制御部１に出力する。 - 特許庁 - On receiving designation to the effect that a channel for transmitting a certain sound element data is determined from a presentation control means 91, the channel management means 92 determines a reproduction channel for transmitting sound element data on the basis of channel information about each channel stored in the channel information buffer memory 94b.
チャンネル管理手段９２は、あるサウンド要素データを送出するためのチャンネルを決定する旨の指示を演出制御手段９１から受けたときに、チャンネル情報バッファメモリ９４ｂに記憶されている各チャンネルについてのチャンネル情報に基づいて当該サウンド要素データを送出するための再生チャンネルを決定する。 - 特許庁 - A command discriminating circuit 26 compares an error check completion leading address held in a check leading register 62 and a transfer request leading sector address stored in a command register 25 so as to determine whether an error check process has been completed for a requested sector and the sector is stored in a buffer RAM or not.
コマンド判定回路２６は、チェック先頭レジスタ６２に保持されているエラーチェック終了先頭アドレスとコマンドレジスタ２５に保持されている転送要求先頭セクタアドレスとを比較することにより、要求のあったセクタが既にエラーチェック処理を終えてバッファＲＡＭに記憶されているかどうかを判定する。 - 特許庁 - In a receiving controlling part 11 of a printing controller 10, in the case image data included in a printing command are judged to be uncompressed data of a certain size or more by an identifying part 112, a writing operation is executed directly for the image buffer 8 from the FIFO 20 by a transmission line determining part 113.
プリントコントローラ１０の受信制御部１１では、その、印刷命令に含まれるイメージデータが非圧縮のものであって、且つ一定以上の大きさのデータであると識別部１１２により判断された場合、伝送路決定部１１３によって FIFO ２０からイメージバッファ８に対して直接書き出しを行なわせる。 - 特許庁 - The floating diffusion charge detection system has incorporated a single feedback directly into the charge-detection node, the feedback being fed from a standard buffer amplifier A1 through a feedback amplifier A3, switching transistors S2 and S3 and capacitors C_f and C_h, the feedback significantly reduces kTC noise, has good linearity, and improves DR.
フローティング・ディフュージョン電荷検出システムに、電荷検出ノード内へ、標準バッファ増幅器Ａ１からフィードバック増幅器Ａ３、スイッチ・トランジスタＳ２とＳ３、およびキャパシタC_fとC_hを通して供給される単一フィードバックを組み込み、ｋＴＣ雑音を著しく減少させ、良好な線形性を実現し、ＤＲを改善する。 - 特許庁 - After the completion of the sorting, at least one vessel lying in the article sorting area is fed to the main conveyor, at least one vessel of the plurality of vessels lying in the buffer area is fed to the article sorting area, and a next worker performs sorting of the picked articles for at least one vessel.
この仕分けが終了すると、商品仕分けエリアにある少なくとも１個の容器はメインコンベヤに送られ、バッファエリアにある複数の容器のうち、少なくとも１個の容器が商品仕分けエリアに送られて次の作業者により、少なくとも１個の容器に対してピッキングした商品の仕分けが行われる。 - 特許庁 - The transmission interval value according to the packet length of the received IP packet is compared with count CNT inputted from a counter and when the transmission interval value is in a prescribed state, the IP packet to be transmitted next, which is recorded in a buffer memory 3 is read and transmitted from a transmission terminal 12 after elapse of the transmission interval value.
受信したＩＰパケットのパケット長に応じた送信間隔値とカウンタから入力されたカウントＣＮＴとを比較して所定の状態である場合に、バッファ・メモリ３に記録された次に送信するＩＰパケットを読出し、送信端子１２から送信間隔値だけ経過させた後に送信させる。 - 特許庁 - The piezoelectric resonance stack 12 is comprised of: an oscillation area 18 in which the upper electrode 10 and the lower electrode 8 are opposite to each other via a piezoelectric layer 2 and located in accordance with the gap 4; a supporting area 22 which contacts the substrate; and a buffer area 20 located between the oscillation area 18 and the support area 22.
圧電共振スタック１２は、上部電極１０と下部電極８とが圧電層２を介して互いに対向し且つ空隙４に対応して位置する振動領域１８と、基板に接する支持領域２２と、振動領域１８及び支持領域２２の間に位置する緩衝領域２０とからなる。 - 特許庁 - When the development of the print data stored in the storage means is started after the start of the storing of it in the storage means but before the completion of it, and in addition, the development reaches input process and the storage means stores no more print data, a storage area for the received print data is switched to the reception buffer.
記憶手段への保存開始後その完了前に記憶手段に記憶されている印刷データの展開を開始した場合において該展開が入力処理に追いついて記憶手段に印刷データが存在しなくなったときは、受信する印刷データの保存先を受信バッファに切り替える。 - 特許庁 - A clock frequency in response to an increase in the contents reproduction speed is set high and a system clock outputs a variable clock signal to each of processing sections such as a data storage section, a decode section, a buffer control section, an output control section, and an output display section for executing data processing associated with the contents reproduction processing.
コンテンツ再生速度の上昇に応じてクロック周波数を高く設定して、システムクロックから出力し、システムクロックの出力する可変クロック信号をコンテンツ再生処理に関するデータ処理を実行する各処理部、例えば、データ記憶部、デコード部、バッファ制御部、出力制御部、出力表示部の各々に入力する。 - 特許庁 - Only when a scanner input image (A4) is magnified (A3) and then exceeds a main scanning width (e.g., A3 portrait size) determined as a capacity of a line buffer of an image processing means 25, data is output through a first route shown in Fig.12(A) wherein image is rotated by an image rotating means (1)26 prior to image processing.
スキャナ入力画像（Ａ４）が変倍後（Ａ３）に、画像処理手段２５のラインバッファの容量として決められている主走査幅（例えば、Ａ３縦）を超える場合にのみ、画像回転手段（１）２６画像処理前に画像回転を行う図１２（Ａ）の第一の経路で出力データ処理を行う。 - 特許庁 - A driver amplifier 100 is an amplifier of a current outputting type in which a buffer circuit 10, which amplifies the voltage of an input signal vi by a gain 1 to obtain a current im according to the voltage, is provided as an inputting stage and a current amplifier circuit 12, which amplifies the current im by an amplification factor (m) to output, is provided as an outputting stage.
ドライバアンプ100 は、入力信号v_iの電圧を利得１にて増幅してその電圧に応じた電流i_mを得るバッファ回路10を入力段として、その電流i_mを増幅率ｍにて増幅して出力する電流増幅回路12を出力段とする電流出力型の増幅器である。 - 特許庁 - There can be driven integrally with one motor 27 left and right Stirling refrigerating machines 22, 22' with the same structure which comprises housings 23, 23' including crank chambers 26, 26', pressure cylinders 45, 45', compression pistons 48, 48', expansion cylinders 46, 46', expansion cylinders 55, 55', oil seals 53, 58, 53', 58', and buffer tanks 59, 59'.
クランク室２６、２６’を有するハウジング２３、２３’と、圧縮シリンダ４５、４５’、圧縮ピストン４８、４８’及び膨張シリンダ４６、４６’、膨張ピストン５５、５５’と、オイルシール５３、５８、５３’、５８’と、バッファタンク５９、５９’とを備えた、同じ構造の左右のスターリング冷凍機２台２２、２２’を一体として１つのモータ２７で駆動可能とする。 - 特許庁 - The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.
入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁 - In the power semiconductor device as an IEGT, a p-type collector layer 13, an n-type buffer layer 14 and a n-type base layer 15 are formed on a collector electrode in this order, and a main cell 21 and a dummy cell 22 are alternately provided on an upper surface of the n-type base layer 15 along a direction parallel to the n-type base layer 15.
ＩＥＧＴである電力用半導体装置において、コレクタ電極上にｐ型コレクタ層１３、ｎ型バッファー層１４、ｎ型ベース層１５をこの順に設け、ｎ型ベース層１５上に、ｎ型ベース層１５の上面に平行な方向に沿ってメインセル２１及びダミーセル２２を交互に設ける。 - 特許庁 - In the semiconductor integrated circuit device to which three kinds of power supply voltages are supplied, the thickness of the gate oxide film of all MOS transistors of an input/output buffer 7 operating with a power supply voltage VCC3 (approx. 1.8 V) is the same as that of a transistor suitable for use of a power supply voltage VCC 2 (approx. 3.2 V).
３種類の電源電圧が供給される半導体集積回路装置において、電源電圧ＶＣＣ３（約１．８Ｖ）により動作する入出力バッファ部７のすべてのＭＯＳトランジスタのゲート酸化膜厚が、電源電圧ＶＣＣ２（約３．２Ｖ）の使用に合わせたトランジスタと同じ膜厚となっている。 - 特許庁 - In an input buffer memory section, signals used for processing of the corresponded areas are written in memory devices 102-0, 102-2, 102-4 and 102-6 corresponding to the areas, and signals used in two areas adjacent to the vicinity of an area-dividing boundary are written in storage devices 102-1, 102-3 and 102-5 corresponding to the other area-dividing boundary.
入力バッファ記憶部において、領域対応の記憶装置102_0,102_2,102_4,102_6には対応領域の処理のみに使用する信号が書き込まれ、それ以外の領域境界分割に対応した記憶装置102_1,102_3,102_5には対応した領域分割境界近傍の隣接２領域で使用される信号が書き込まれる。 - 特許庁 - This buffer member 11 prevents the tool or the optical element from being directly brought into contact with an inner surface of the fluid tank 5 even when the tool or the optical element is dropped while attaching/detaching the tool or the optical element, and mitigates any shock caused by the drop, and the optical element and the tool can be prevented from being damaged or broken.
この緩衝材１１によって、工具や光学素子の着脱作業時に工具や光学素子を落下させることがあっても、液槽５内面に直に接触させることがなく、落下による衝撃を緩和することができるために、光学素子や工具の損傷や破損を防止することができる。 - 特許庁 - A detecting means 7 is a mechanism having a function of temporarily storing data on the conduction situation within a prescribed time in a buffer so as not to erroneously detect such a state that the position control member 5 momentary separates from the fixing roller 1 due to the impact of paper-passing on the separation plate 3 as the occurrence of the entanglement of the recording paper S.
通紙等による分離板３への衝撃等によって、位置管理部材５が定着ローラ１から瞬間的に離間した状態を記録紙Ｓの巻き付き発生と誤検知しないように、検知手段７は、所定時間内の導通状況のデータを一時バッファに格納する機能を有する機構としてある。 - 特許庁 - Afterwards, a corrected counter value (see a corrected counter value storage buffer after the time t5) is calculated based on the counter correction value, a present value of the CC and a value (+1) set based on the rewriting timing, and afterwards, is rewritten to the corrected counter value (see the CC of the time t6) in the initial rising in a crank signal.
その後に、カウンタ補正値とＣＣの現在値と、書換タイミングに基づき設定された値（＋１）とに基づき、補正後カウンタ値（時刻ｔ５以後の補正後カウンタ値格納バッファを参照）が算出され、その後クランク信号の最初の立ち上がり時に補正後カウンタ値に書き換えられる（時刻ｔ６のＣＣを参照）。 - 特許庁 - The buffer region B includes: the introduction parts 6; the first supply part 7a for supplying outside air which has undergone heat exchange in the first heat exchange region C1 to the first house H1; and the second supply part 7b for supplying outside air which has undergone heat exchange in the second heat exchange region C2 to the second house H2.
バッファ領域Ｂに、前記導入部６と、第１の熱交換領域Ｃ１で熱交換された外気を第１の住戸Ｈ１に供給する第１の供給部７ａと、第２の熱交換領域Ｃ２で熱交換された外気を第２の住戸Ｈ２に供給する第２の供給部７ｂとが設けられる。 - 特許庁 - The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.
ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁 - When new scene data are selected by the user operation, the parameter values (reference values) of the selected scene data are read from the scene memory one by one and based upon values reflecting the read parameter values with offset values in the offset buffer, while taking a preset limit value (upper limit value) into account, the new parameter setting value is determined (S4-S7).
ユーザ操作により新たなシーンデータが選択されると、シーンメモリから、選択されたシーンデータのパラメータ値（基準値）が１つずつ読み出され、読み出されたパラメータ値にオフセットバッファのオフセット値を反映させた値に基づき、予め設定された制限値（上限値）を考慮して、新たなパラメータ設定値を決定する（Ｓ４〜Ｓ７）。 - 特許庁 - This guide wire 20 is provided with an elongated core wire 21, a coil section 23 mounted to the periphery of the distal end of the core wire 21, and a buffer member 24 disposed between the coil section 23 and the core wire 21 and buffering a collision between the outer face of the core wire 21 and the inner face of the coil section 23 by the ultrasonic vibrations.
ガイドワイヤ２０は、細長いコアワイヤ２１と、コアワイヤ２１の先端部の外周に装着されたコイル部２３と、コイル部２３とコアワイヤ２１との間に配置され、超音波振動によるコアワイヤ２１の外面とコイル部２３の内面との衝突を緩衝する緩衝部材２４と、を有することを特徴とする。 - 特許庁 - In the oscillation circuit module, an external power terminal VB2 to which a base bias circuit (R11, R12, R13) connected to a base of a buffer transistor Q12 of a first voltage-controlled oscillator VCO 1 is connected via a switch SW1 is different from an external power terminal VB1 to which a collector of the transistor Q12 is connected.
第１の電圧制御発振回路ＶＣＯ１のバッファ用トランジスタＱ１２のベースに接続したベースバイアス回路（Ｒ１１，Ｒ１２，Ｒ１３）がスイッチＳＷ１を介して接続される外部電源端子ＶＢ２と、トランジスタＱ１２のコレクタが接続される外部電源端子ＶＢ１とを異ならせる。 - 特許庁 - Soft buffer members 12 are stuck to both surfaces of a claw of a drive motor-side fitting section 11 that comes into contact with a claw of a measuring object motor-side fitting section 10 so as to be less susceptible to transmit vibration from a drive motor and suppress resonance of the mutual claws, thus highly accurately measuring the cogging torque.
被測定モータ側嵌合部１０の爪部に当接する駆動モータ側嵌合部１１の爪部の両面に、柔らかい緩衝部材１２を貼り付けることにより、駆動モータからの振動を伝え難くし、互いの爪同士の共振を抑えることができ、精度の高いコギングトルクの測定ができる。 - 特許庁 - A data processor comprises a QoS selector 50A for setting an order flag to an ATM cell inputted from respective paths P1-P5 for storing at buffers 41-44 for each QoS class, and a read section 60 for disposing a cell when the replacement of cell order is detected at that time when the cell is read from the buffer in a QoS order.
各方路Ｐ１〜Ｐ５から入力したＡＴＭセルに順序フラグを付してＱｏＳクラス毎にバッファ４１〜４４に格納するＱｏＳ選択部５０Ａと、バッファからＱｏＳ順にセルを読出し、その際、セル順序の入れ替えが検出された場合にはセルを廃棄する読出部６０とよりなる構成である。 - 特許庁 - The buffer device 14 is mounted at a car body inner part of the rear wheel 2 in a predetermined state, so that the momental force Mn is constantly increased to a limit area of the lateral force in comparison with the momental force Mp in the direction of the positive camber by the lateral force, in the rear wheel 2 at a turning outer side of the automobile.
このモーメント力Ｍｎが自動車の旋回外方の後車輪２において、横力による正キャンバの向きのモーメント力Ｍｐと比較してその横力の限界領域まで常に大きくなるように、緩衝装置１４を後車輪２の車体内方に所定の状態で配置する。 - 特許庁 - A control signal is generated in a wobble detector circuit to control the gain of the variable gain amplifiers 3 and 4 by using a comparator 10, a low-pass filter, and a control buffer 17 based on each of the rectified signal of the reproduced optical disk signals 1 and 2 which are the output data of the variable gain amplifiers 3 and 4.
ウォブル検出回路において、可変利得器３及び４の出力である光ディスク再生信号１及び２の整流信号に基づいて、それぞれ一つの比較器１０、低域通過フィルタ及び制御バッファ１７を用いて可変利得器３及び４の利得制御を行う制御信号を生成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
