「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 442 443 444 445 446 447 448 449 450 .... 476 477 次へ＞- This creatinine biosensor, being a sensor equipped with at least a work pole and an antipole forming a pair therewith on a substrate, is obtained by drying/fixing a reagent solution on an electrode and/or on the substrate on the periphery of the electrode, with the reagent solution obtained by dissolving creatininase, creatinase, sarcosine oxidase, and a mediator, in a buffer solution of pH 7 to 8.5.
基板上に少なくとも一対の作用極および対極を備えたセンサにおいて、クレアチニナーゼ、クレアチナーゼ、ザルコシンオキシダーゼおよびメデイエーターをpH7〜8.5の緩衝液中に溶解させた試薬溶液を、電極上および／または電極周辺の基板上で乾燥せしめることにより固定化させたクレアチニンバイオセンサ。 - 特許庁 - Soft buffer members 12 are stuck to both surfaces of a claw of a drive motor-side fitting section 11 that comes into contact with a claw of a measuring object motor-side fitting section 10 so as to be less susceptible to transmit vibration from a drive motor and suppress resonance of the mutual claws, thus highly accurately measuring the cogging torque.
被測定モータ側嵌合部１０の爪部に当接する駆動モータ側嵌合部１１の爪部の両面に、柔らかい緩衝部材１２を貼り付けることにより、駆動モータからの振動を伝え難くし、互いの爪同士の共振を抑えることができ、精度の高いコギングトルクの測定ができる。 - 特許庁 - A data processor comprises a QoS selector 50A for setting an order flag to an ATM cell inputted from respective paths P1-P5 for storing at buffers 41-44 for each QoS class, and a read section 60 for disposing a cell when the replacement of cell order is detected at that time when the cell is read from the buffer in a QoS order.
各方路Ｐ１〜Ｐ５から入力したＡＴＭセルに順序フラグを付してＱｏＳクラス毎にバッファ４１〜４４に格納するＱｏＳ選択部５０Ａと、バッファからＱｏＳ順にセルを読出し、その際、セル順序の入れ替えが検出された場合にはセルを廃棄する読出部６０とよりなる構成である。 - 特許庁 - The buffer device 14 is mounted at a car body inner part of the rear wheel 2 in a predetermined state, so that the momental force Mn is constantly increased to a limit area of the lateral force in comparison with the momental force Mp in the direction of the positive camber by the lateral force, in the rear wheel 2 at a turning outer side of the automobile.
このモーメント力Ｍｎが自動車の旋回外方の後車輪２において、横力による正キャンバの向きのモーメント力Ｍｐと比較してその横力の限界領域まで常に大きくなるように、緩衝装置１４を後車輪２の車体内方に所定の状態で配置する。 - 特許庁 - A control signal is generated in a wobble detector circuit to control the gain of the variable gain amplifiers 3 and 4 by using a comparator 10, a low-pass filter, and a control buffer 17 based on each of the rectified signal of the reproduced optical disk signals 1 and 2 which are the output data of the variable gain amplifiers 3 and 4.
ウォブル検出回路において、可変利得器３及び４の出力である光ディスク再生信号１及び２の整流信号に基づいて、それぞれ一つの比較器１０、低域通過フィルタ及び制御バッファ１７を用いて可変利得器３及び４の利得制御を行う制御信号を生成する。 - 特許庁 - Then the first MPEG image data are reproduced until the position (m) of the first MPEG image data, and then re-encoded MPEG image data at the joining interval A+B are reproduced, and thereafter connection is made to the VBV buffer at its address position (q) of the second MPEG image data and the second MPEG image data after the position (q) are reproduced.
そして、第１のＭＰＥＧ画像データのｍの位置までは第１のＭＰＥＧ画像データの再生を行い、次に繋ぎ区間Ａ＋Ｂの再符号化ＭＰＥＧ画像データを再生し、その後、第２のＭＰＥＧ画像データのｑの位置へ接続してｑ以降の第２のＭＰＥＧ画像データを再生する。 - 特許庁 - The electroplating apparatus is composed of a plating tank 1, an inert gas feed nozzle 12, an external air shutoff cover 11, a dissolved oxygen removal apparatus 14, a buffer tank 8 for regulating the temperature of the plating solution, a heater 10 for adjusting the temperature of the plating solution, a plating solution circulation pump 7, and a foreign matter removal filter 6.
本発明の電解めっき装置は、めっき処理槽１、不活性ガス投入ノズル１２、外気遮断蓋１１と溶存酸素脱気装置１４、そして、めっき液温度調整用バッファータンク８、めっき液温調用ヒーター１０、めっき循環ポンプ７、異物除去フィルター６から構成される。 - 特許庁 - To improve inconvenience in which control boards are not standardized into one type, so that productivity does not improve, for there is a form that an elevator control board using serial multiple signal transfer is monitored by an elevator monitoring board using a parallel signal and an output buffer of an interface is needed for every elevator, so that it is impossible to use them effectively.
直列多重信号伝送を用いたエレベータ制御盤を並列信号を用いたエレベータ監視盤で監視する形態があるため、制御盤が１種類に標準化されず生産性が向上せず、また、インターフェース部の出力バッファを、号機単位で必要とし、有効活用できない。 - 特許庁 - An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.
出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁 - Only when a scanner input image (A4) is magnified (A3) and then exceeds a main scanning width (e.g., A3 portrait size) determined as a capacity of a line buffer of an image processing means 25, data is output through a first route shown in Fig.12(A) wherein image is rotated by an image rotating means (1)26 prior to image processing.
スキャナ入力画像（Ａ４）が変倍後（Ａ３）に、画像処理手段２５のラインバッファの容量として決められている主走査幅（例えば、Ａ３縦）を超える場合にのみ、画像回転手段（１）２６画像処理前に画像回転を行う図１２（Ａ）の第一の経路で出力データ処理を行う。 - 特許庁 - A driver amplifier 100 is an amplifier of a current outputting type in which a buffer circuit 10, which amplifies the voltage of an input signal vi by a gain 1 to obtain a current im according to the voltage, is provided as an inputting stage and a current amplifier circuit 12, which amplifies the current im by an amplification factor (m) to output, is provided as an outputting stage.
ドライバアンプ100 は、入力信号v_iの電圧を利得１にて増幅してその電圧に応じた電流i_mを得るバッファ回路10を入力段として、その電流i_mを増幅率ｍにて増幅して出力する電流増幅回路12を出力段とする電流出力型の増幅器である。 - 特許庁 - There can be driven integrally with one motor 27 left and right Stirling refrigerating machines 22, 22' with the same structure which comprises housings 23, 23' including crank chambers 26, 26', pressure cylinders 45, 45', compression pistons 48, 48', expansion cylinders 46, 46', expansion cylinders 55, 55', oil seals 53, 58, 53', 58', and buffer tanks 59, 59'.
クランク室２６、２６’を有するハウジング２３、２３’と、圧縮シリンダ４５、４５’、圧縮ピストン４８、４８’及び膨張シリンダ４６、４６’、膨張ピストン５５、５５’と、オイルシール５３、５８、５３’、５８’と、バッファタンク５９、５９’とを備えた、同じ構造の左右のスターリング冷凍機２台２２、２２’を一体として１つのモータ２７で駆動可能とする。 - 特許庁 - The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.
入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁 - In the power semiconductor device as an IEGT, a p-type collector layer 13, an n-type buffer layer 14 and a n-type base layer 15 are formed on a collector electrode in this order, and a main cell 21 and a dummy cell 22 are alternately provided on an upper surface of the n-type base layer 15 along a direction parallel to the n-type base layer 15.
ＩＥＧＴである電力用半導体装置において、コレクタ電極上にｐ型コレクタ層１３、ｎ型バッファー層１４、ｎ型ベース層１５をこの順に設け、ｎ型ベース層１５上に、ｎ型ベース層１５の上面に平行な方向に沿ってメインセル２１及びダミーセル２２を交互に設ける。 - 特許庁 - In the semiconductor integrated circuit device to which three kinds of power supply voltages are supplied, the thickness of the gate oxide film of all MOS transistors of an input/output buffer 7 operating with a power supply voltage VCC3 (approx. 1.8 V) is the same as that of a transistor suitable for use of a power supply voltage VCC 2 (approx. 3.2 V).
３種類の電源電圧が供給される半導体集積回路装置において、電源電圧ＶＣＣ３（約１．８Ｖ）により動作する入出力バッファ部７のすべてのＭＯＳトランジスタのゲート酸化膜厚が、電源電圧ＶＣＣ２（約３．２Ｖ）の使用に合わせたトランジスタと同じ膜厚となっている。 - 特許庁 - In an input buffer memory section, signals used for processing of the corresponded areas are written in memory devices 102-0, 102-2, 102-4 and 102-6 corresponding to the areas, and signals used in two areas adjacent to the vicinity of an area-dividing boundary are written in storage devices 102-1, 102-3 and 102-5 corresponding to the other area-dividing boundary.
入力バッファ記憶部において、領域対応の記憶装置102_0,102_2,102_4,102_6には対応領域の処理のみに使用する信号が書き込まれ、それ以外の領域境界分割に対応した記憶装置102_1,102_3,102_5には対応した領域分割境界近傍の隣接２領域で使用される信号が書き込まれる。 - 特許庁 - The pool bottom floor section is suspended to an inside area 5 of the pool frame section with a percussion buffer material 7 such as an elastic mooring rope or the like to support, and a safe swimming area 8 protected from an open sea by reticulate bodies hung down in accordance to a settling degree of the pool bottom floor section is formed by arranging the reticulate bodies 6 on the surrounding thereof.
また弾性係留索などの衝撃緩衝材７でプール底床部をプール枠部の内側領域５に吊り下げ支持しかつその周りに網状体６を配設することにより、プール底床部の沈降度に応じて垂れ下がる網状体で外洋から保護した安全な遊泳域８を形成する。 - 特許庁 - PWM drive method and device of a servo motor of this invention are configured to compare output signals (A) from each register (3-5) with command upper limit values (B) of the digital comparators (12-14), to inhibit an output by inputting an output inhibition signal (21) into the buffer circuit (22) when A>B, and to prohibit the drive of the servo motor.
本発明によるサーボモータのＰＷＭ駆動方法及び装置は、各レジスタ(3〜5)からの出力信号(A)をディジタルコンパレータ(12〜14)の指令上限値(B)と比較し、Ａ＞Ｂの時に出力禁止信号(21)をバッファ回路(22)に入力して出力を禁止し、サーボモータの駆動を禁止する方法と構成である。 - 特許庁 - In an information processing device equipped with an inputting device such as a key board, a mouse and so on, data corresponding to operations of the inputting devices are obtained by referring to a key buffer or by an API, and the obtained data are periodically stored in a mobile-type nonvolatile storage medium such as a USB memory, an MO disk and so on.
キーボードやマウス等の入力装置を備える情報処理装置において、前記入力装置の操作に対応するデータをキーバッファの参照やＡＰＩにより取得し、取得した当該データを、ＵＳＢメモリやＭＯディスク等の不揮発性の可搬型記憶媒体に時系列的に記憶する。 - 特許庁 - In this manufacturing method, when nitride treatment is performed to a tunnel insulating film 61 of a nonvolatile storage element Qm, in a semiconductor device in which the nonvolatile storage element Qm and a P-channel MISFET Qp are mounted on the same substrate, a forming region of a gate insulating film 63 of the P-channel MISFET Qp is covered in advance with a thick buffer silicon oxide film.
不揮発性記憶素子Ｑｍ及びpチャネルMISFETＱｐを同一基板上に搭載した半導体装置の製造方法において、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１に窒化処理を施す際に、pチャネルMISFETＱｐのゲート絶縁膜６３の形成領域を厚い膜厚のバッファシリコン酸化膜で被覆しておく。 - 特許庁 - To obtain an ink jet printer (IJP) buffer system in which the use configuration of the prescribed number of IJPs 81 and BSs can be flexibly set by devising buffering or the like capable of coping with storing a large number of print data different from each other as the prescribed numbers of data for IJPs respectively, high-speed transmission, communication errors, etc. with respect to the prescribed number of IJPs.
所定台数のＩＪＰに対し、各ＩＪＰ用の所定件数分として夫々異なる多量の印字データの格納、高速伝送、通信エラー等に対応出来るバッファリング等の工夫を加え、所定台数のＩＪＰ８１とＢＳの使用構成がフレキシブルに設定可能なインクジェット印刷装置バッファシステムを得る。 - 特許庁 - Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.
また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁 - There are provided set items concerning an idle pin treatment in a memory table in a set storage section STMa for storing setting for input/output control for a signal in the input/output buffer BFa, whereby power supply electric potential Vdd and earth electric potential Vdd are applied to the fourth pin PN4 and the fifth pin PN5, both being idle pins.
そして、入出力バッファＢＦａでの信号の入出力制御の設定を記憶する設定記憶部ＳＴＭａ内のメモリテーブルに空きピン処理に関する設定項目を設けて、空きピンたる第４ピンＰＮ４および第５ピンＰＮ５に電源電位Ｖｄｄや接地電位ＧＮＤを与えられるよう構成する。 - 特許庁 - The power source input impedance of an LSI is calculated from the number of output buffers of an LSI, the output impedance of the output buffer, LSI terminal, package, the characteristic impedance of the power source/GND of a chip terminal section, the characteristic impedance of a signal, the characteristic impedance of wiring connected to the LSI output terminal, and the damping resistance of an output signal.
ＬＳＩの出力バッファ数、出力バッファの出力インピーダンス、ＬＳＩ端子、パッケージ、チップ端子部分の電源／ＧＮＤの特性インピーダンス、信号の特性インピーダンス、ＬＳＩ出力端子に接続する配線の特性インピーダンス、出力信号のダンピング抵抗からＬＳＩの電源入力インピーダンスを計算する。 - 特許庁 - In this valve for a control muffler 1 provided with a valve element 3 to be opened/closed in relation to a valve seat 2 provided in a baffle plate B1 inside the control muffler 1, a buffer mat 6 is provided in a part of an abutting surface 31 of the valve element 3 to form a clearance A between the valve element 3 and the valve seat 2 when fully closing the valve element 3.
制御マフラ１の内部のバッフルプレートＢ１に設けられる弁座２に対し開閉可能な弁体３を備えた制御マフラ１用バルブにおいて、弁体３の当接面３１の一部に緩衝マット６を設けて弁体３全閉の際に弁体３と弁座２の間に隙間Ａを設けるようにした。 - 特許庁 - When a release switch 12 is depressed from a power turned-off state, a program about a basic operation is read from a ROM 7 and developed in the program storage memory 6A of a buffer memory 6 to start a high-speed start snapshot mode, and a zoom lens 18 performs zoom driving (to wide side) and focus driving (to pan focus side) to make a photographic preparation.
電源ＯＦＦ状態からレリーズスイッチ１２が押下されると、ＲＯＭ７から基本動作に関わるプログラムが読み出され、バッファメモリ６のプログラム格納メモリ６Ａに展開され高速起動速射モードに入り、ズームレンズ１８はズーム駆動（ワイド側へ）、フォーカス駆動（パンフォーカス側へ）が行われ撮影準備をする。 - 特許庁 - The camera with the built-in balancing mechanism is configured to include: a first unit 10 including imaging sections 12, 13; a second unit 30 including an operation section 36 and a grip section; and buffer coupling mechanisms 20, 21, 22 for coupling the first and second units and buffering the shake of one of the units and delivering the result to the other unit.
撮像部１２、１３を含む第一のユニット１０と、操作部３６およびグリップ部を含む第二のユニット３０と、前記第一のユニットと前記第二のユニットとを連結すると共に、前記ユニットの一方の揺動を緩衝して前記ユニットの他方に伝達する緩衝連結機構２０、２１、２２とを備えて構成される。 - 特許庁 - To stably supply town gas to a fuel treatment device by suppressing pressure variation and flow rate variation without using a buffer tank when the town gas is supplied to the fuel treatment device with a fuel pump in a power generation device using a solid polymer electrolyte fuel cell.
固体高分子型燃料電池を用いた発電装置において、燃料処理装置へ都市ガスを燃料ポンプによって供給する場合に、バッファタンクを要することなく圧力変動および流量変動を抑制して、燃料処理装置への安定した都市ガスの供給を行うことができるようにする。 - 特許庁 - A processor includes a logic to execute an instruction to synchronize a mapping from a guest physical address of a virtualization based system to a host physical address of the virtualization based system, stored in a translation lookaside buffer (TLB) to a corresponding mapping stored in an extended paging table (EPT) based on the virtualization based system.
プロセッサは、仮想化に基づくシステムのゲスト物理アドレスから仮想化に基づくシステムのホスト物理アドレスまでの翻訳ルックアサイドバッファ（ＴＬＢ）に格納されたマッピングと仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）に格納された対応するマッピングとを同期させる命令を実行するロジックを含む。 - 特許庁 - This method for purifying the interferon-γ is characterized by using a solvent containing at least one selected from citric acid, glycine and boric acid in the desalting process or in a final purification process, after a solution containing the interferon-γ and its oxide is fractionated and purified with a salt-containing buffer solution.
インターフェロン−γおよびその酸化物を含む液を、塩を含む緩衝液で分画精製した後、脱塩工程乃至は最終精製工程において、クエン酸、グリシンおよびホウ酸から選ばれる少なくとも１種を含有する溶媒を用いることを特徴とするインターフェロン−γの精製方法。 - 特許庁 - The system is provided with a buffer memory 14 for temporarily storing the image data inputted from the device 17, an affine transformation circuit 13 performing affine transformation processing of the image data of the memory 14, a compression circuit 12 performing compression processing of the image data after the affine transformation and an image bus 5 transmitting compressed data.
イメージ入力機器１７から入力したイメージデータを一時格納するバッファメモリ１４と、このバッファメモリ１４のイメージデータをアフィン変換処理するアフィン変換回路１３と、アフィン変換後のイメージデータを圧縮処理する圧縮回路１２と、圧縮データを伝送するイメージバス５とを具備する。 - 特許庁 - When the task trace function is validated, an execution address for task switching processing of the operating system is set in the debug register, and prescribed task information is housed in the trace buffer at every debug interruption generated by access to the execution address set in the debug register during execution of the application program.
タスクトレース機能を有効にする際に、オペレーティングシステムのタスク切り替え処理の実行アドレスをデバッグレジスタに設定しておき、アプリケーションプログラムの実行中に、デバッグレジスタに設定されている実行アドレスへのアクセスによって発生するデバッグ割り込みのたびに、所定のタスク情報をトレースバッファに格納する。 - 特許庁 - To obtain an image data encoding device for avoiding the fact that compression processing reducing a code amount of image encoding data concentrates in a specific block when an image data is encoded in each block, and for avoiding an overflow of an output buffer memory storing the image encoding data while suppressing a deterioration in image quality.
画像データをブロック毎に符号化する際、画像符号化データの符号量を削減する圧縮処理が特定ブロックに集中するのを回避することができ、これにより画像符号化データを格納する出力バッファメモリのオーバーフローを、画質低下を抑えつつ回避することができる画像データ符号化装置を得る。 - 特許庁 - An output buffer 21 comprises transistors TP1 and TN1 connected between a power line and a ground line, and a resistor R1 connected between a node n1 and an input/output terminal 23.
出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。 - 特許庁 - To provide a method of manufacturing a power semiconductor device that makes an impurity concentration of an n-type buffer layer low to prevent a resistivity profile of an epitaxial layer from deteriorating, and enables minority carriers supplied from an p-type semiconductor substrate to an n^--type drift layer to be controlled.
ｎ型バッファ層の不純物濃度の低濃度化を可能にしてエピタキシャル層の抵抗率プロファイルの劣化を防止し、かつｐ型半導体基板からｎ^−型ドリフト層に供給される少数キャリアの制御をも可能にした電力用半導体装置の製造方法を提供することを主目的とする。 - 特許庁 - A packet management information notifying unit 112a in a kernel module 112 of the packet transfer device 10 notifies a transfer module 116 of a user module 114 of transmission packet management information which is the management information of a transmission packet, when the transmission packet is stored in a transmission buffer 113 arranged in a kernel space.
パケット転送装置１０のカーネルモジュール１１２内のパケット管理情報通知部１１２ａは、カーネル空間に配置された送信用のバッファ１１３に送信パケットが格納された場合、当該送信パケットの管理情報である送信パケット管理情報をユーザモジュール１１４の転送モジュール１１６に通知する。 - 特許庁 - The encoding-decoding unit 120 further includes a decoding unit 160 that receives an output encoded signal DCOUT read from the addressed memory cells 110 from the read and program unit 115, performs decoding operations thereon, and provides corresponding decoded output signal DCOUT to an I/O buffer 140.
符号化‐復号化ユニット１２０は、アドレスされたメモリセル１１０から読み出された符号化された出力信号ＤＣＯＵＴを読み出し‐プログラムユニット１１５から受信する復号化ユニット１６０を含み、復号化動作を実行し、復号化された対応する出力信号ＤＣＯＵＴを入出力バッファ１４０に与える。 - 特許庁 - When detecting a detection object in a sample by an immunochromatography method, a nonspecific reaction can be suppressed by using the reagent composition for immunochromatography containing a buffer solution, a chelating agent and a nonionic surfactant, or a developing liquid for immunochromatography, or a sample dilution liquid for immunochromatography.
イムノクロマトグラフィー法により試料中の検出対象物を検出する際に、緩衝液、キレート剤、および非イオン界面活性剤を含有するイムノクロマトグラフィー用試薬組成物またはイムノクロマトグラフィー用展開液もしくはイムノクロマトグラフィー用試料希釈液を用いることにより非特異的反応を抑制することができる。 - 特許庁 - The base material 10 for growing single crystal diamond includes an iridium film or a rhodium film 12 heteroepitaxially grown on a side of a single crystal SiC substrate 11 where single crystal diamond is to be grown, wherein the iridium film or rhodium film 12 functions as a good buffer layer in growing single crystal diamond.
単結晶ＳｉＣ基板１１の単結晶ダイヤモンドを成長させる側にヘテロエピタキシャル成長させたイリジウム膜又はロジウム膜１２を有する単結晶ダイヤモンド成長用基材１０であって、イリジウム膜又はロジウム膜１２は、単結晶ダイヤモンド成長時に良好なバッファ層として機能する。 - 特許庁 - A driving circuit integrated type active matrix display device is equipped with a display panel, a controller IC 102 having a display memory 111, an output buffer 12 reading data out of the display memory and outputting them to a display panel part, and a controller 113 communicating with a host device and performing control.
駆動回路一体型のアクティブマトリクス型表示装置において、表示パネル部の外に、表示メモリ１１１と、表示メモリからデータを読み出し表示パネル部へ出力する出力バッファ１１２と、上位装置との通信並びに制御を司るコントローラ１１３と、を有するコントローラＩＣ１０２を備える。 - 特許庁 - This semiconductor device comprises an elastic insulative stress buffer resin layer 14, which coats the semiconductor substrate 11 and has openings 14a exposing electrode pads 12, and a conductive adhesive 16 which is formed in the openings 14a to connect the electrode pads 12 and the metal bumps 25.
この半導体装置は、半導体基板１１を覆い電極パッド１２を露出する開口部１４ａを備えた弾性を有する絶縁性応力緩衝樹脂層１４と、開口部１４ａ内に形成され電極パッド１２と金属バンプ２５とを接続する導電性接着剤１６とを備えている。 - 特許庁 - When a bit rate of digital data stored in a data supply means is not necessarily converted, the data transmission apparatus having the transcoding function switches the data supply path so that the digital data outputted from the data supply means are inputted into a transmission side buffer not through the bit rate conversion means.
トランスコーディング機能を有するデータ送信装置において、データ供給手段に格納されているディジタルデータのビットレートを変換不要な場合に、データ供給手段から出力されたディジタルデータをビットレート変換手段を介さずに送信側バッファに入力するようにデータ供給経路を切り換えるようにした。 - 特許庁 - In the substrate 1, a 2nd optical waveguide is formed so that it is connected in series with the 1st optical waveguide, and then a DC electrode 14 for operation point control and ground electrodes 15-1 and 15-2 are formed without forming any buffer layer to constitute the operation point control part 20.
そして、基板１内に第１の光導波路２と直列に接続されるように第２の光導波路１２を形成し、バッファ層を形成することなく動作点制御用ＤＣ電極１４並びに接地電極１５−１及び１５−２を形成することによって、動作点制御部３０を構成する。 - 特許庁 - Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.
そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁 - Setting conditions related to image data generation are shred between the image reader and the host device which is provided with image data by the image reader, and the image reader confirms the current empty capacity of the data buffer part for image data generation to carry out image read.
画像読み取り装置と、前記の画像読み取り装置より画像データの提供を受けるホスト装置とにおいて、当該画像データ生成にかかる設定条件を共有させ、前記の画像読み取り装置では画像データ生成にかかるデータバッファ部の当面の空き容量を確認して画像読み取りを実行させる。 - 特許庁 - To provide a wireless base station device and wireless communication method which can effectively obtain a diversity effect and an encoding gain, can reduce a buffer memory amount for a primary storage required, and simplifies a support for QoS, when a wireless communication is performed from a plurality of wireless terminal devices to a wireless base station device in an SDMA system.
複数の無線端末装置から無線基地局装置にＳＤＭＡ方式で無線通信を行う場合、ダイバーシチ効果及び符号化利得を有効に得ることができ、必要となる一次保管用のバッファメモリ量を低減し、ＱｏＳへの対応を容易にした無線基地局装置及び無線通信方法を提供する。 - 特許庁 - To suppress the transitional continuation of the oscillation of a TCXO (temperature compensated crystal oscillator) caused by the feedback of a residual voltage of a buffer circuit inputted to a power line of the TCXO that occurs when turning off the power of the TCXO when not used to suppress constant power consumption, to reduce power consumption.
定常的な電力消費を抑える目的で、ＴＣＸＯの非使用時にＴＣＸＯの電源をオフにするとき、バッファ回路入力の残留電圧がＴＣＸＯの電源ラインに帰還されることによって生じる過渡的な発振状態の継続を抑え、電力消費を低減する。 - 特許庁 - While a piezoelectric actuator 60 is constituted by forming a PZT piezoelectric film 64 on a ZrO_2 substrate 62 which becomes a diaphragm by the aerosol deposition method, a stress buffer layer 66 composed of platinum (Pt) having a required thickness is interposed between the ZrO_2 substrate 62 and PZT piezoelectric film 64 by the sputtering method etc.
この圧電アクチュエータ６０は、振動板となるZrO2基板６２上にエアロゾルデポジション法によりＰＺＴ圧電膜６４を成膜して構成されるが、このZrO2基板６２とＰＺＴ圧電膜６４との間にスパッタ法等により所要の厚みをもった白金(Pt)からなる応力バッファ層６６を介在させる。 - 特許庁 - In this technology, a block page address region and a column page address region are arranged at the least significant bit, a row address region is arranged at the most significant bit, and the reliability of a cell can be improved and power consumption can be reduced by preventing cell operations when the page address buffer is accessed.
このため、本発明はブロックページアドレス領域及びカラムページアドレス領域を最下位ビットに配置し、ローアドレス領域を最上位ビットに配置し、ページアドレスバッファのアクセス時にセル動作が行われないようにすることにより、セルの信頼性を向上させて電力の消費を低減させることができるようにする。 - 特許庁 - The section 202 detects a predetermined synchronous signal of the transmitted stream (step 3 in Figure), writes the stream data into a buffer 203 from a predetermined position acquired from the information (step 4 in Figure), and notifies a decoder 204 that decoding processing should start after predetermined data quantity is buffered (step 5 in Figure).
ストリームバッファリング部２０２は送られたストリームの所定の同期信号を検出し（図４のステップ３）、その情報から得られる所定の位置からバッファ２０３にストリームデータを書き込み（図４のステップ４）、所定のデータ量をバッファリングした後に復号処理を開始するようにデコード部２０４へ通知する（図４のステップ５）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
