「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 446 447 448 449 450 451 452 453 454 .... 476 477 次へ＞- The patch server 21 of an remote patch device 2 authenticates the accessed tuner based on the content of an authentication data base (DB) 23, sends patch data accumulated in a patch data buffer 22 to the tuner 1, patches the program and stores the status and the change history of the tuner 1 in a status data base 24 and a change history data base 25.
リモートパッチ装置２のパッチサーバ２１は、認証データベース（ＤＢ）２３の内容に基づきアクセスしたチューナの認証を行い、パッチデータバッファ２２に蓄えられたパッチデータをチューナ１に送りプログラムにパッチを当てるとともに、ステータスデータベース２４及び変更履歴データベース２５に当該チューナ１のステータス及び変更履歴を記憶する。 - 特許庁 - The CPU 13 checks the remaining amt. of data in the buffer 12 in timing when a timing signal SYNC becoming a standard for synchronism inputted in synchronism with the data Di is inputted from the outside, performs filter processing for the difference between the data remaining amt. at the check time and a target value, and sets the obtained divider value in the 1/N divider 15.
ＣＰＵ１３は、データＤｉに同期して入力される同期の基準となるタイミング信号ＳＹＮＣが外部から入力されたタイミングでバッファ１２のデータ残量をチェックし、このチェック時のデータ残量と目標値との差分に対しフィルタ処理を施し、得られたデバイダ値を１／Ｎデバイダ１５にセットする。 - 特許庁 - The protection circuit section 4 is provided between the output buffer circuit 3 and the output terminal PADO, and comprises: resistors R1 to R4; a Pch MOS transistor PP1 the gate and the source of which are connected via a resistor R1; and a Nch MOS transistor PN1 the gate and the source of which are connected via a resistor R3.
保護回路部４は、出力バッファ回路３と出力端子ＰＡＤＯの間に設けられ、抵抗Ｒ１乃至Ｒ４、抵抗Ｒ１によりゲートとソースが接続されたＰｃｈ ＭＯＳトランジスタＰＰ１、及び抵抗Ｒ３によりゲートとソースが接続されたＮｃｈ ＭＯＳトランジスタＰＮ１から構成されている。 - 特許庁 - A character string to be attached is inputted from an input device 11, and stored in a buffer 12, and when attachment processing is executed, a user is made to designate the attachment processing one character by one character, and characters are attached to an image on a display screen at a free position and at a free angle by a character modification designating means 15.
入力装置１１から入力された貼り付けの対象となる文字列をバッファ１２に蓄積しておき、貼り付け処理の際に、ユーザに１文字ずつ貼り付け処理を指定させ、文字修飾指定手段１５により、自由な位置に自由な角度で、表示画面上の画像に文字を貼り付ける。 - 特許庁 - A sub scanning alignment processing means 203 adjusts number of lines by which buffer memories 204-208 receiving digital read signals DR1a-DR5a from CISs 1-5 constituting a staggered sensor delay the signals DR1a-DR5a, in response to number of delayed lines of sub scanning detected based on a detecting signal SS from a document head detecting section 202.
千鳥方式センサを構成するＣＩＳ１〜５のデジタル読取信号ＤＲ１ａ〜ＤＲ５ａをバッファメモリ２０４〜２０８で遅延するライン数を、原稿先端検知部２０２の検出信号ＳＳに基づいて検知した副走査の遅延ライン数に従って、副走査位置合わせ処理手段２０３が調整する。 - 特許庁 - A radial buffer clearance X is provided in a cylindrical internal space 4 substantially airtightly sealed by the floating plunger 2 in the shape of a cylinder with a bottom and the striker 3 and this constitution inverts the movement direction of the striker 3, axially driven by the floating plunger 2, within a range of a penetration depth L.
有底円筒形状の遊動プランジャ２と打撃子３とによって実質的に気密に封止された円筒内空間４に半径方向緩衝クリアランスＸを設け、これにより、遊動プランジャ２により軸線方向に駆動される打撃子３の運動方向を、貫入深さＬの範囲内で反転させる。 - 特許庁 - The XML data is stored in the RDB by tracing the internal data having a structure of the XML data as a storage object, having the correspondence with the RDB, and having the buffer for only one set with respect to the number of repeated parts of the XML data, and simultaneously issuing an SQL sentence performing the data adding operation to the RDB while reading the XML data.
格納対象となるXMLデータの構造を表しRDBとの対応関係を持ちXMLデータの繰り返し部分の数に関し一組分だけのバッファを持つ内部データを順番にたどると同時にXMLデータを読みながらRDBに対してデータ追加操作を行うSQL文を発行することにより、XMLデータをRDBへ格納する。 - 特許庁 - A mask 11 for selective growth is formed on a sapphire substrate 1 as a substrate for growth, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are laminated in order on an AlN buffer layer 2, and a mixed doped GaN layer 6a is formed on the p-type GaN layer 6.
成長用基板であるサファイア基板１上に選択成長用マスク１１が形成され、ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層されており、ｐ型ＧａＮ層６上には混合ドープＧａＮ層６ａが形成される。 - 特許庁 - In an electric apparatus 11 including multiple heating components 12, at least one heat sink 13 disposed between the heating components 12, and at least one cooler 14, the heat conductive buffer material 1 of this invention is disposed between the heat sink 13 and the cooler 14 and is preferably used.
本発明に係る熱伝導緩衝材１は、複数の発熱部品１２と、発熱部品１２間に配置された少なくとも１つの放熱板１３と、少なくとも１つの冷却器１４とを備える電気機器１１において、放熱板１３と冷却器１４との間に配置して好適に用いることができる。 - 特許庁 - To provide an input/output buffer circuit which stops supplying power to a portion or the whole of a circuit not in operation and reduces the power consumption for a semiconductor device which operates with power having a higher voltage than its power.
自分自身の電源の電圧よりも高い電圧の電源で動作する半導体装置と混在して用いられる可能性のある半導体装置において、動作していない回路の一部もしくは全部に対して電源の供給を停止し、その消費電力を削減することができる入出力バッファ回路を提供する。 - 特許庁 - In the field-effect transistor memory element having the ferroelectric material, a ferroelectric layer is composed of a first ferroelectric layer stacked between a buffer layer and an electrode layer, and a second ferroelectric layer stacked to cover a gate stack.
強誘電体を有する電界効果トランジスタ型記憶素子において、強誘電体層が、バッファ層と電極層の間に積層される第一の強誘電体層と、ゲートスタックを被包するように積層される第二の強誘電体層からなることを特徴とする強誘電体を有する電界効果トランジスタ型記憶素子を提供する。 - 特許庁 - A clock buffer 2 comprises a comparing circuit 22 comparing complementary clock signals CLK, /CLK with each other and outputting an internal clock signal used for normal operation, a comparing circuit 24 comparing a reference potential Vref with the clock signal CLK, and a comparing circuit 26 comparing a reference potential Vref with the clock signal /CLK.
クロックバッファ２は、相補なクロック信号ＣＬＫ，／ＣＬＫを比較し通常動作で用いる内部クロック信号を出力する比較回路２２と、基準電位Ｖｒｅｆとクロック信号ＣＬＫとを比較する比較回路２４と、参照電位Ｖｒｅｆとクロック信号／ＣＬＫとを比較する比較回路２６とを含む。 - 特許庁 - A DTS generator 17 generates decoding time stamp information indicating the reading timing of compressed data in a decoding side input buffer 22a and a formatting circuit 19 formats the data into a packet having a packet header including the decoding time stamp and user data including the compressed data.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁 - The multi-timer mechanism provides the receiver with one timer per reorder buffer, or uses one timer per missing data block, or uses one timer per missing data block but a gap of consecutive TSN missing data blocks can share one timer.
本発明の複数のタイマーのメカニズムは、各並べ替えバッファに一つのタイマーを備えた受信器を提供し、或いは、各遺失したデータブロック毎に、一つのタイマーを使用し、或いは、連続したTSNの数個の遺失データブロックが一つのタイマーを共用することを除いて、各遺失したデータブロック毎に、一つのタイマーを使用する。 - 特許庁 - The readout position designation circuit 109 specifies, in a frame buffer 106, a first readout region including object data and a second readout region which includes the object data and is different from the first readout region, on the basis of positional information of a plane object in first and second images.
読出位置指定回路１０９は、第１及び第２の画像における平面オブジェクトの位置情報に基づいて、オブジェクトデータを含む第１の読み出し領域と、当該オブジェクトデータを含み、第１の読み出し領域とは異なる領域である第２の読み出し領域と、をフレームバッファ１０６において指定する。 - 特許庁 - In other way, a reducing agent and a compound of a carbonate or hydrogencarbonate having buffer action are dissolved in an aqueous solution containing dispersed fine catalyst carrier particles, a metallic salt is added to the aqueous solution and the objective fine metal particles are supported on the fine catalyst carrier particles.
触媒担体微粒子を分散混合した水溶液に還元剤と炭酸塩又は炭酸水素塩のｐＨ緩衝作用を有する化合物を添加して溶解し、その水溶液中に金属塩を添加し触媒担体微粒子に金属微粒子を担持することを特徴とする金属触媒担持担体微粒子の製造方法。 - 特許庁 - This semiconductor photo-electric cathode has a semiconductor optical absorption layer 3 formed on a buffer layer 2 on a substrate 1 and for converting incident light into an electron; and an alkali metal-containing layer 5 formed on the semiconductor optical absorption layer 3 and for emitting the electron into vacuum.
本半導体光電陰極は、基板１との間に介在するバッファ層２上に設けられ入射した光を電子に変換する半導体光吸収層３と、半導体光吸収層３上に設けられ電子を真空中に放出させるためのアルカリ金属含有層５とを備えている。 - 特許庁 - In the organic electroluminescent element having an organic layer between a positive electrode and a negative electrode, either one of both electrodes consists of a single layer body of Al alloy layer or a multi-layer body of Al alloy layer and a buffer layer, and the organic layer contains phosphorescence luminous compound.
陽極と陰極との間に有機層を有する有機エレクトロルミネッセンス素子において、両電極のどちらか一方が、Ａｌ合金層の単層体またはＡｌ合金層とバッファー層との多層体からなり、該有機層が燐光発光性化合物を含んでいることを特徴とする有機エレクトロルミネッセンス素子。 - 特許庁 - An undoped AlGaN layer 13 is formed on a buffer layer composed of a GaN series material formed on a semiconductor substrate, and a drain electrode 15 and a source electrode 16 forming ohmic junction with the undoped AlGaN layer 13 are formed separately from each other on the undoped AlGaN layer 13.
半導体基板上に形成されたＧａＮ系の材料からなるバッファ層上にアンドープＡｌＧａＮ層１３が形成され、このアンドープＡｌＧａＮ層１３上に、アンドープＡｌＧａＮ層１３とオーミック接合されたドレイン電極１５及びソース電極１６が、互いに離間して形成されている。 - 特許庁 - The method of manufacturing a semiconductor substrate 5 includes: a step of forming a carbon layer mainly containing carbon, on a surface 1a of a substrate (silicon substrate 1) with a single crystal silicon on at least one surface; and a step of irradiating the carbon layer with electromagnetic wave, heating it, and forming a carbonizing buffer layer 3 containing silicon carbide.
少なくとも一面に単結晶シリコンを有する基板（シリコン基板１）の一面１ａ上に、炭素を主に含んでなる炭素層を形成する工程と、炭素層に電磁波を照射して加熱し、炭化珪素を含む炭化緩衝層３を形成する工程と、を含む半導体基板５の製造方法。 - 特許庁 - To reduce the load on a CPU, detect and correct the error using hardware in a tone generator, and replace the page undergoing the error by a new page, in a tone generation apparatus in which waveform data is stored in an NAND flash memory and is read out to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵの負荷を軽減し、エラー検出と訂正を楽音生成部内のハードウェアを利用して実現し、またエラーが発生したページを新たなページで代替できるようにする。 - 特許庁 - The format converting part converts the data format of the fail data so that the fail data of a plurality of addresses in one IO of the DUT is stored on one address in the buffer memory, from the data format in which the fail data of one address in each IO of the DUT is stored on one address in the fail memory.
フォーマット変換部は、フェイルメモリにおける１つのアドレス上に、ＤＵＴの各ＩＯにおける１アドレス分のフェイルデータが格納されているデータフォーマットから、バッファメモリにおける１つのアドレス上に、ＤＵＴの１つのＩＯにおける複数アドレス分のフェイルデータが格納されるようにフェイルデータのデータフォーマットを変更する。 - 特許庁 - In the method of manufacturing a tape base material for superconducting wire rod 2 in which an orientation layer 21 is formed on a metal substrate 10 by an ion beam assisted vapor deposition method and a buffer layer 22 is formed on the orientation layer, lattice distortion of the orientation layer is alleviated by giving a prescribed thermal history to the orientation layer.
金属基板上１０にイオンビームアシスト蒸着法により配向層２１を形成し、この配向層の上に緩衝層２２を形成する超電導線材用テープ基材２の製造方法において、配向層に所定の熱履歴を与えることにより配向層の格子歪みを緩和する。 - 特許庁 - In the vacuum processing apparatus having the substrate delivery chamber provided between two vacuum chambers, the substrate delivery chamber is equipped with a lift pin for supporting a substrate, a buffer arm where the substrate is temporarily placed, and a substrate stage on which the substrate is placed, and the lift pin is lifted and lowered in an oblique direction.
２つの真空チャンバ間に設けられた基板受け渡しチャンバを有する真空処理装置において、前記基板受け渡しチャンバが、基板を支持するリフトピンと、基板を仮置きするバッファーアームと、基板を載置する基板ステージとを具備し、前記リフトピンが、斜め方向に昇降することを特徴とする。 - 特許庁 - A nonvolatile memory storing data stored in the buffer by the write command is provided, data stored temporarily in the nonvolatile memory is moved by the prescribed judgement criterion to a tape write position where the data is to be written so that movement distance which the tape travels for the head becomes the minimum, and thus write is executed.
前記書込み命令により前記バッファ内に保管されたデータを保管する不揮発性メモリを設け、ヘッドに対する前記テープの走行する移動距離が最小になるように所定の判断基準で、前記不揮発性メモリに一時保管されたデータを移動して書込むべきテープ書込み位置に移動して書込みを実行する。 - 特許庁 - When a decoding error is detected in macro block information residing in slice information in a bit stream and an error concealment process is required, a frame of which display time is the closest to a slice in which the decoding error has been detected among decoded reproduced images accumulated in a reference frame buffer is used as a reference frame for error concealment.
ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁 - The method includes binding autotaxin contained in a sample to an anti-autotaxin antibody, washing and separating impurities not bound to the antibody, and then eluting autotaxin bound to the antibody, wherein, when autotaxin is purified, a buffer solution having a pH of 4.5 or more is used to elute autotaxin.
試料に含まれるオートタキシンを抗オートタキシン抗体に結合させ、前記抗体に結合しなかった不純物を洗浄分離後、前記抗体に結合したオートタキシンを溶出させる方法で、オートタキシンを精製する際、オートタキシンの溶出にｐＨ＝４．５以上の緩衝液を用いることで前記課題を解決することができた。 - 特許庁 - To set the direction of transistors in an interface cell to be the same as that of transistors in a core logic circuit region even if the interface cell, such as, an I/O buffer is arranged on one of the left side, the right side, the upper side and lower side of an LSI chip, in a semiconductor device of LSI and the like.
ＬＳＩ等の半導体装置において、Ｉ／Ｏバッファ等のインターフェースセルを、ＬＳＩチップの左辺側、右辺側、上辺側、および下辺側のいずれの側に配置しても、インターフェースセル内のトランジスタの方向と、コアとなる論理回路領域内のトランジスタの方向とが、同じ方向になるようにする。 - 特許庁 - This level shift circuit 1 is equipped with: a level shift part 10 for inputting an input signal V_IN at a high voltage level from a battery; a clamp part 20 for limiting a medium signal Vm of the level shift part 10 equal to or below a certain value; and an output buffer part 30 for outputting the medium signal at a lower voltage CMOS level.
レベルシフト回路１は、バッテリからの高電圧レベルの入力信号Ｖ_ＩＮを入力するレベルシフト部１０と、レベルシフト部１０の中間信号Ｖｍを一定以下に制限するクランプ部２０と、中間信号をより低電圧のＣＭＯＳレベルで出力する出力バッファ部３０とを備える。 - 特許庁 - A driving part for moving a horn 14 of an ultrasonic welding apparatus 1 is designed to be a combination of a stepping motor 7 and a ball screw part 8, with an air buffer 13 installed between the ball screw part 8 and the horn 14, thereby facilitating adjustment of the moving speed or moving amount of the horn 14 and the pressure to a workpiece.
超音波溶接装置１のホーン１４を移動させるための駆動部をステッピングモータ７とボールネジ部８の組み合わせとし、ボールネジ部８とホーン１４の間にエア緩衝器１３を設けることで、ホーン１４の移動速度や移動量やワークに対する加圧力調整が容易に行われるようにする。 - 特許庁 - Therefore, when rotating the first case body 20 around the second rotating shaft 52 against the second case body 40, the same buffer member 60 prevents the corner of the first case body 20 from damaging the second case body 40 and restrains the connection line 32 from deforming, and thus, the number of components can be reduced.
従って、第１筐体２０を、第２回動軸５２を中心として第２筐体４０に対して回動させる際に、同じ緩衝部材６０により、第１筐体２０の角部が第２筐体４０を傷つけるのと接続線３２の変形規制をするので、部品点数を減少させることができる。 - 特許庁 - An HFET 100 comprises, on an a-plane sapphire substrate 101 in a stripe shape, a buffer layer 102 composed of GaN having an m-plane as a primary surface, a channel layer 103 composed of non-doped GaN, a barrier layer 104 composed of non-doped AlGaN, and a carrier supply layer 105 composed of oxygen-doped n-AlGan.
ＨＦＥＴ１００は、凹凸加工されたａ面サファイア基板１０１上に、ｍ面を主面とするＧａＮからなるバッファ層１０２、ノンドープのＧａＮからなるチャネル層１０３、ノンドープのＡｌＧａＮからなる障壁層１０４、酸素ドープのｎ−ＡｌＧａＮからなるキャリア供給層１０５を有している。 - 特許庁 - This makes the slit 161d work as a buffer part so that a bridge portion 161e receives most part of surface pressure from a cylindrical part 151 of a holding ring 15 and the back yoke portion 161b except the bridge portion 161e alleviates the surface pressure from the cylindrical part 151 of the holding ring 15 so as to reduce stress generated.
これにより、スリット１６１ｄが緩衝部位となってブリッジ部１６１ｅが保持リング１５の円筒部１５１からの面圧の大部分を受けることになるので、ブリッジ部１６１ｅを除くバックヨーク部１６１ｂが保持リング１５の円筒部１５１から受ける面圧を低減して発生する応力を低減することができる。 - 特許庁 - The first buffer circuit 51A is configured such that an inverter circuit at a previous stage constituted of a PMOS transistor QP_11 and an NMOS transistor QN_11, and an inverter circuit at a post stage constituted of a PMOS transistor QP_12 and an NMOS transistor QN_12 are subjected to cascade connection, and further includes a PMOS transistor QP_13.
第１バッファ回路５１Ａは、ＰＭＯＳトランジスタＱＰ_１１およびＮＭＯＳトランジスタＱＮ_１１からなる前段のインバータ回路と、ＰＭＯＳトランジスタＱＰ_１２およびＮＭＯＳトランジスタＱＮ_１２からなる後段のインバータ回路とが、縦列接続されて構成され、更にＰＭＯＳトランジスタＱＰ_１３を備える。 - 特許庁 - One of regions 38 and 42 is coated with one component selected from a group consisting of a water-soluble polymer, a hemolytic agent and a surfactant among the respective components of a reagent containing enzyme, a mediator, the water-soluble polymer, the hemolytic agent, the surfactant and a buffer solution and the other components are applied to the other one of the regions 38 and 42.
酵素、メディエータ、水溶性高分子、溶血剤、界面活性剤及び緩衝液を含む試薬の各成分のうち、水溶性高分子、溶血剤及び界面活性剤からなる群より選択されるいずれか一の成分が領域３８，４２の一方に塗布され、他の成分が領域３８，４２の他方に塗布されている。 - 特許庁 - This image recorder includes a first carrier roller 4 for carrying the recording medium 101 to a recording part 50, a curl correcting means 10 arranged on the carrying upstream side of the first carrier roller for correcting the curl deformation of the recording medium, and a buffer means 40 arranged between the first carrier roller and the curl correcting means.
記録部５０に記録媒体１０１を搬送する第１搬送ローラ４と、記録媒体のカール癖を矯正するために第１搬送ローラの搬送上流側に配されたカール矯正手段１０と、第１搬送ローラとカール矯正手段との間に配されたバッファ手段４０と、を備える。 - 特許庁 - The silicon substrate having a (111) plane which has orientation flat, in a direction in which the <110> direction rotates counterclockwise about the rotation axis of the <111> direction by an angle ϕ of 30°, 90°, and 150° as a principal surface is used as the substrate for heteroepitaxial growth; and a buffer layer made of the group-III nitride semiconductor is formed.
＜１１１＞方向を回転軸として、＜１１０＞方向を左回りに３０°、９０°、１５０°のいずれかの角度φだけ回転させた方向にオリフラを有する（１１１）面を主面とするシリコン基板をヘテロエピタキシャル成長用基板として使用し、ＩＩＩ族窒化物半導体からなるバッファ層を形成する。 - 特許庁 - A quantization value determining section 14 refers to the moving picture data stored in the buffer memory 10 and determines, for each predetermined period, the quantization value of encoding in the encoder 12 so that the data capacity of coded moving picture data which are generated by encoding the moving picture data for the predetermined period by the encoder 12, becomes constant.
量子化値決定部１４は、バッファメモリ１０に格納される動画データを参照し、エンコーダ１２による所定期間分の動画データの符号化により生成される符号化後の動画データのデータ容量が一定となるように、エンコーダ１２における符号化の量子化値を所定期間ごと決定する。 - 特許庁 - The adder 205 adds a decoded difference value of the encoded data of odd number, that is inputted from the decoding section 202b, to the decoded data of even number which is inputted from the selector 204 as a preceding value, to generate a decoded data of odd number, which is supplied to the adder 203 as a preceding value through a buffer 206.
加算器２０５は、復号化部２０２ｂから入力される奇数番目の符号化データの復号化された差分値と、セレクタ２０４から入力される一つ前の前値である偶数番目の復号化データとを加算して、奇数番目の復号化データを生成し、バッファ２０６を通して加算器２０３に前値として供給する。 - 特許庁 - The transmission device 1 is configured to calculate a delay amount in a priority input buffer 11-1 for an IP packet including clock information required for synchronizing a receiving-side clock with a transmission-side clock, form a frame by being capsulated in a TLV packet and stored in a slot, and transmit a modulation signal to the receiving device 2.
送信装置１は、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットに対し、優先用入力バッファ１１−１において遅延量を算出し、ＴＬＶパケットにカプセル化し、スロットに格納してフレームを構成し、変調信号を受信装置２へ送信する。 - 特許庁 - To effectively use a buffer amount of a MAG (Mobile Access Gateway), to prevent deterioration in communication quality of a mobile terminal which utilizes a real time application with low allowable values to jitter and delay, to prevent a transfer of a useless traffic to a radio access network, and to prevent deterioration in communication quality of other terminals connected to the radio access network.
ＭＡＧのバッファ量の有効な活用、ジッタ・遅延に対する許容値が低いリアルタイムアプリケーションを利用している移動端末の通信品質の低下防止、および無線アクセスネットワークに無駄なトラフィックを転送されることを防ぎ、無線アクセスネットワークに接続している他の端末の通信品質の低下防止を図る。 - 特許庁 - Furthermore, the device has a level shift circuit which inputs the signal generated from the third external input terminal, converts a signal level and outputs the converted signal level, and a tri-state buffer circuit which inputs an output signal of the circuit, outputs it to the external output terminal, and brings the output to a high impedance state according to the second input signal.
更に、第３外部入力端子からの信号を入力し信号レベルを変換して出力するレベルシフト回路及びその回路の出力信号を入力して外部出力端子に出力し第２入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路を有する。 - 特許庁 - To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.
不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁 - To provide a crosslinked polyolefinic resin foamed article with surface hardness lower than ever before, and small shrinkage deformation at high temperature, suitable for making products such as automobile interior materials, ducts, floating buoyant materials, damping materials, heat insulation materials, packing, joint filling materials, buffer materials and washing sponge, through vacuum forming and stamping forming.
従来よりも表面硬度が低く、かつ高温での収縮変形が少なく、真空成形やスタンピング成形などによって自動車の内装材、ダクト、浮力材、制震材、断熱材、パッキン、目地材、緩衝材、洗浄スポンジなどの製品とするのに好適な架橋ポリオレフィン系樹脂発泡体の提供を目的とする。 - 特許庁 - Then, when a free space in a buffer becomes insufficient and a memory full signal is switched to High, a target position at this point is specified to the interruption position Xsp based on the conveyance time Tsp showing the elapsed time to an input point of the line start signal input immediately before and the target position trajectory.
そしてバッファ空き容量が不足してメモリフル信号がＨｉｇｈに切り替わると直前に入力されたラインスタート信号の入力時点までの経過時間を表す搬送時間Ｔｓｐと目標位置軌跡とに基づき、この時点での目標位置を中断位置Ｘｓｐに特定する。 - 特許庁 - The out-ball housing device 1 includes a buffer space α provided between a saucer 20 and a receptacle gutter 32 of a guide gutter 30, and since shock occurring when the saucer 20 receives game balls from a game machine is not directly transmitted to the guide gutter 30, vibration is not transmitted to a pendulum of a counting device provided for the guide gutter 30.
このアウト球収容器１は、受皿２０と案内樋３０の受樋３２との間に緩衝空間αが設けられ、受皿２０がアウト球を遊技機から受ける衝撃を、案内樋３０に直接伝えないので、案内樋３０に設けられた計数装置の振り子にも振動が伝わらない。 - 特許庁 - To provide a system and method for forming a semiconductor die contact, which can provide a better buffer, which allows more rough handling, transportation, and use, for a low-k dielectric layer, an ELK dielectric layer, and/or a ULK dielectric layer disposed at metalization layers of a semiconductor device, without causing damage, delamination, or cracking by other objects.
他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にするよりよい緩衝を、半導体デバイスの金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層の半導体ダイのコンタクトを形成するシステム、方法を提供する。 - 特許庁 - In the high-voltage semiconductor device (horizontal IGBT), an N-type drift region 104 and a P-type body region 105 are formed in an SOI layer 103, an N-type emitter region 106 is formed in the body region 105, and an N-type buffer region 115 and a P-type collector region 116 are formed in the drift region 104.
高耐圧半導体装置（横型ＩＧＢＴ）において、ＳＯＩ層１０３内にＮ型ドリフト領域１０４、Ｐ型ボディ領域１０５が形成され、ボディ領域内１０５内にＮ型エミッタ領域１０６、ドリフト領域１０４内にＮ型バッファ領域１１５とＰ型コレクタ領域１１６が形成される。 - 特許庁 - An AlN thin film 22 and a metallic thin film 23 are formed within the same sputtering device by using a gaseous mixture of Ar and nitrogen, and the time required for the switching of the gas is saved to produce an AlN thin film 10 having increased C-axis orientation properties by a buffer thin film made of the AlN thin film and the metallic thin film in a short time.
ＡｌＮ薄膜２２、ならびに、金属薄膜２３を、Ａｒと窒素との混合ガスを用いることにより、同一スパッタリング装置内で形成し、ガス切り替えに要する時間を省き、ＡｌＮ薄膜と金属薄膜とからなるバッファー薄膜によるＣ軸配向性を高めたＡｌＮ薄膜１０を短時間で製造する。 - 特許庁 - To provide a buffer with a small circuit scale that can reduce and control a through-current, to provide a semiconductor integrated circuit that can reduce a through-current and control the through-current and a delay time.
本発明は、回路規模の小さな貫通電流を削減したバッファを提供すること、貫通電流を制御できるバッファを提供すること、貫通電流を削減した半導体集積回路を提供すること、貫通電流、遅延時間を制御できる半導体集積回路を提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
