「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 448 449 450 451 452 453 454 455 456 .... 476 477 次へ＞- The write control is configured to (a) store data, transferred according to a first write request, in the buffer and receive a write request for a data set following a first synchronization request, and (b) return a completion of processing of the first synchronization request after receiving the write request by use of the queuing function.
書込み制御は、（ａ）第１のＷｒｉｔｅ要求により転送されたデータをバッファに保管し、第１の同期要求に続くデータ群のＷｒｉｔｅ要求を受取り、（ｂ）キューニング機能を利用しＷｒｉｔｅ要求を受取った後に、第１の同期要求の処理の完了を返す。 - 特許庁 - When the anchor bolt 23 planted to the lower part of the columnar lane segregation mark 2 is screwed, the buffer 3 is compressed by the bottom section of the columnar lane segregation mark 2 and the curb upper surface 12 to make repulsion, and the anchor bolt 23 is not only screwed to fix the curb 1 to the road, it also can be tightly fixed.
また柱状の車線分離標２の下部に植設されたアンカーボルト２３を螺着すると、柱状の車線分離標２の底部と縁石上面１２とで緩衝材３が圧縮されて反発力を生じ、単にアンカーボルト２３を螺着して縁石１を路面に固着するより緩みのない固着が可能である。 - 特許庁 - To provide recording and reproducing technology by an interleave system by which the capacity of a buffer memory incorporated into the magnetic disk can be reduced, a circuit scale of a substrate can be made small, and a manufacturing cost can be reduced, in a magnetic disk device such as an HDD reading/writing continuous single large data for the magnetic disk.
連続した単一の大きなデータを磁気ディスクへリード・ライトするＨＤＤなどのような磁気ディスク装置において、この磁気ディスク装置に搭載されるバッファメモリの容量を削減でき、また基板の回路規模のコンパクト化とコストの削減が可能なインターリーブ方式による記録再生技術を提供する。 - 特許庁 - The method of manufacturing a reflective mask 20 is carried out by the use of a reflective mask blank 10 which has a substrate 1 and a multilayer reflective film 2 formed on the substrate to reflect exposure light, a protective film 6 formed on the multilayer reflective film 2, a buffer film 3, and an absorber film 4 to absorb the exposure light that are formed in sequence on the substrate.
反射型マスク２０の製造方法は、基板１と、該基板上に順次形成された、露光光を反射する多層反射膜２と、多層反射膜２上の保護膜６と、バッファ膜３と、露光光を吸収する吸収体膜４とを有する反射型マスクブランク１０を使用する。 - 特許庁 - At a 1st step, a polarization rotating element 46 makes diffracted light 4 transmit without changing the direction of the polarization, an optical recording medium 10 is irradiated with reading light 3, a photo-detector array 44 detects the s-polarized light component of the diffracted light 4 and the detected output 8S is written in a buffer memory 52.
第１段階で、偏光回転素子４６は回折光４を偏光方向を変えずに透過させるようにし、光記録媒体１０に読み出し光３を照射し、光検出器アレイ４４で回折光４のｓ偏光成分を検出して、その検出出力８Ｓをバッファメモリ５２に書き込む。 - 特許庁 - In an output buffer 251 which applies a voltage to a source wiring, a bias circuit 262 gives a bias voltage for reducing a driving capability of an amplifier 261, and a first switch 263 is switched to an open state while a second switch 264 is switched to a closed state, for a prescribed period after the start of driving in one frame.
ソース配線に電圧を印加する出力バッファ２５１において、１フレームにおける駆動開始後の所定期間では、バイアス回路２６２は増幅器２６１の駆動能力を低くするバイアス電圧を与え、第１のスイッチ２６３は開放状態になり、第２のスイッチ２６４は閉鎖状態になる。 - 特許庁 - An input buffer 301 temporarily stores input packets and retransmits the packets when no non-re-transmission request (ACK) is received and transfers the succeeding packet when the ACK is received and a variable wavelength light source 302 converts the packet into an optical signal with the wavelength depending on the destination of the packet and sent to a wavelength router 303.
入力バッファ301によって入力パケットを一時的に保持すると共に、非再送要求(ACK)を受け取らなかったときはパケットの再送を行い、受け取ったときは次パケットの転送を行い、可変波長光源302によってパケットの宛先に応じた波長の光信号に変換して波長ルータ303に送出する。 - 特許庁 - A clock buffer 110 is provided with a 1st logic element 122, that is configured to receive an input clock signal and supply a delayed input clock signal and with 1st and 2nd transistors(TRs) 146, 147 that are configured to receive the delayed input clock signal.
本発明のクロックバッファ（１１０）は、入力クロック信号を受信し、前記入力クロック信号を遅延させた遅延入力クロック信号を供給するように構成された第一の論理素子（１２２）と前記遅延入力クロック信号を受信するように構成された第一、第二のトランジスタ（１４６、１４７）を備える。 - 特許庁 - A DTS generator 17 generates decoding time stamp information showing the timing of a read of compressed data from a decoding-side input buffer 22a according to predictively encoded data by the channels and a formatting circuit 19 formats a packet header including the decoding time stamp information and user data including the compressed data into a packet.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁 - This bitrate control method executes bitrate control by separating a video sequence formed only with intra pictures, into picture group units, slice units, and macroblock units, and can prevent overflow and underflow of a buffer by guiding the bitrate control so that a predetermined amount of bits can be generated when encoding is performed.
本発明によるビット率制御方法は、イントラピクチャーのみで構成された動画シーケンスを、ピクチャーグループ単位、スライス単位及びマクロブロック単位で分離してビット率制御を行い、符号化時に一定のビット量が発生するように誘導することによってバッファのオーバーフロー及びアンダーフローを防止できる。 - 特許庁 - At the time of subjecting a multilayer electrically conductive film 5 composed by laminating a silver series thin film 3 and transparent oxide thin films 2 and 4 essentially consisting of indium oxide to etching with an etchant essentially consisting of sulfuric acid and nitrid acid, the etching is executed by using an etchant contg. a buffer for suppressing the volatilization of nitric acid.
銀系薄膜３と、酸化インジウムを主成分とする透明酸化物薄膜２、４とを積層して構成される多層導電膜５を、硫酸と硝酸を主成分とするエッチャントによりエッチングする際に、エッチャントに硝酸の揮発を抑える為のバッファーが含有しているエッチャントを用いてエッチングすること。 - 特許庁 - In compression processing, a rotation processing section 12 applies rotation processing to image data by reading the image data from an input block buffer 13 in a read sequence according to a rotation angle, a compression processing section 14 applies compression processing to the image data in the unit of bands to generate compression codes, and a memory 15 stores the compression code.
圧縮処理に際して、回転処理部１２で回転角度に応じた読み出し順序で入力用ブロックバッファ１３から画像データを読み出すことによって回転処理を行い、次いで圧縮処理部１４でバンド単位に圧縮処理して圧縮コードを生成し、その圧縮コードをメモリ１５に記憶する。 - 特許庁 - A buffer 166A outputs successively sample data of audio data included in the sync-block making a sync-block corresponding top a scan number corresponding to the most sync-block out of sync-blocks stored in a memory space corresponding to ECC blocks of two pieces of the SDRAM163 for each channel and for each field as the sync-block to be used.
バッファ１６６Ａは、各フィールドについて、チャネル毎に、ＳＤＲＡＭ１６３の２個のＥＣＣブロックに対応したメモリ空間に記憶されているシンクブロックのうち、最も多くのシンクブロックが該当するスキャン番号に対応したシンクブロックを使用するシンクブロックとし、そのシンクブロックに含まれるオーディオデータのサンプルデータを、順に出力する。 - 特許庁 - When the development of the print data stored in the storage means is started after the start of the storing of it in the storage means but before the completion of it and, in addition, the development reaches an input process, and the storage means stores no more print data, a storage area for the received print data is switched to the reception buffer.
記憶手段への保存開始後その完了前に記憶手段に記憶されている印刷データの展開を開始した場合において該展開が入力処理に追いついて記憶手段に印刷データが存在しなくなったときは、受信する印刷データの保存先を受信バッファに切り替える。 - 特許庁 - Whereupon, a CPU 1010 of the special pattern display device 100 executes an interruption, receives it through a data receiver circuit 1140 to buffer it in a RAM 1090, and controls the drive of an image processing LSI 1060 according to the command to thereby make a desired display on an LCD panel 1120.
すると、特別図柄表示装置１００のＣＰＵ１０２０は割り込み処理を実行し、データ受信回路１１４０を介してこれを受信しＲＡＭ１０９０にバッファリングすると共に、このコマンドにしたがって画像処理用ＬＳＩ１０６０を駆動制御してＬＣＤパネル１１２０に所望の表示を行わせる。 - 特許庁 - A buffer material 32A has an annular shape having an inner diameter larger than an outer diameter of a seal material 18 and is arranged between a flat surface 1430 of a flange 1404 of the first joint member 14 and a flat surface 1630 of a flange 1604 of the second joint member 16 under a condition of nipped by a connection means 20.
緩衝部材３２Ａは、シール材１８の外径よりも大きい内径を有する環板状を呈し、第１継手部材１４のフランジ１４０４の平坦面１４３０と、第２継手部材１６のフランジ１６０４の平坦面１６３０との間に、連結手段２０により挟持された状態で配設されている。 - 特許庁 - This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).
デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁 - By setting the designated number of bits to a small number, the display of large size is achieved when reading still picture data from the display memory 20 and displaying a still picture on the display panel 140, while part of a plurality of buffer circuits in a gradation voltage generation circuit 36 is controlled to be in a non-active state.
指定ビット数を小さなビット数とすることによって、表示メモリ２０から静止画データを読み出して表示パネル１４０に静止画を表示する際に、大きなサイズの表示を可能とする一方、階調電圧生成回路３６の複数のバッファ回路の一部を非活性状態に制御する。 - 特許庁 - The printer comprises a plurality of interface sections (111a, 111b) being connected, respectively, with a plurality of storage sections, a control section (112) for controlling the buffering of the storage sections, and a buffer management section (104) which can set the set value related to buffering at an arbitrary timing for the control section (112).
複数の記憶部の各々と接続する複数のインタフェース部（１１１ａ，１１１ｂ）と、インタフェース部（１１１ａ，１１１ｂ）を介して、記憶部に対しバッファリングの制御を行う制御部（１１２）と、制御部（１１２）に対し任意のタイミングでバッファリングに関する設定値を設定することができるバッファ管理部（１０４）とを備えた。 - 特許庁 - This stable aqueous medicine composition contains a buffer solution and 5-isopropyl-pyridine-2-sulfonic acid 6-(2-hydroxy-ethoxy)-5-(2- methoxy-phenoxy)-2-(2-1H-tetrazol-5-yl-pyridin-4-yl)-pyrimidin-4-ylamide as a water-soluble disodium salt, and has a pH value of 8.2 to 10.
水溶性二ナトリウム塩としての５−イソプロピル−ピリジン−２−スルホン酸６−（２−ヒドロキシ−エトキシ）−５−（２−メトキシ−フェノキシ）−２−（２−１Ｈ−テトラゾル−５−イル−ピリジン−４−イル）−ピリミジン−４−イルアミドと緩衝液とを含有することを含み、液体が８．２を超えるが１０以下であるｐＨを有する、安定な水性薬剤組成物。 - 特許庁 - Concerning this information processor, data to be transmitted to a transmission buffer 5 are stored and while confirming the response (transmission disability/transmission permission) from a communication control IC 2 or PCMCIA interface 4 of communication system, the transmitting operation is performed by using a transmission data request (interruption signal) from the communication control IC 2 or PCMCIA interface 4.
送信バッファ５に送信するデータを格納し、通信制御ＩＣ２あるいは通信系のＰＣＭＣＩＡインタフェース４からの応答（送信不可／送信許可）を確認しながら、通信制御ＩＣ２あるいはＰＣＭＣＩＡインタフェース４からの送信データ要求（割込信号）を使用して送信動作を行う。 - 特許庁 - A dovetail-groove-like engaging groove 11 is formed in one edge 1a of the divided part, an engaging projection strip 12 engaging and mutually engageable with the engaging groove 11 is formed on the other edge 1b, and many buffer projections 13 contact with the outer peripheral surface of the roll bar 103 is formed on the inner periphery.
分割部の一方の縁部１ａには蟻溝状の係合溝１１が、また他方の縁部１ｂには前記係合溝１１と嵌合して互いに係止可能な係合突条１２が形成され、内周面にはロールバー１０３の外周面と接触される多数の緩衝突起１３が形成されている。 - 特許庁 - Then the first MPEG image data are reproduced until the position (i) of the first MPEG image data, and then re-encoded MPEG image data at the joining interval B are reproduced, and thereafter connection is made to the VBV buffer at its address position (l) of the second MPEG image data and the second MPEG image data after the position (l) are reproduced.
そして、第１のＭＰＥＧ画像データのｉの位置までは第１のＭＰＥＧ画像データの再生を行い、次に繋ぎ区間Ｂの再符号化ＭＰＥＧ画像データを再生し、その後、第２のＭＰＥＧ画像データのｌの位置へ接続してｌ以降の第２のＭＰＥＧ画像データを再生する。 - 特許庁 - The apparatus is provided with a plurality of memory cells in which data is written in accordance with write-in data stored in a page buffer and a program loop accumulation counter 33 cumulatively storing the number of program loops required for writing data in a plurality of memory cells, and outputs the number of program loops cumulatively-stored in the program loop accumulation counter 33.
ページバッファに記憶された書き込みデータに応じて、データが書き込まれる複数のメモリセルと、複数のメモリセルへのデータ書き込みに要したプログラムループ回数を累積記憶するプログラムループ累積カウンタ３３と、を具備し、プログラムループ累積カウンタ３３に累積記憶されたプログラムループ回数を出力することを特徴とする。 - 特許庁 - This steering device 1 is so formed that a receiver member 13, which is provided in the end of the rack support member 9 and receives a rack shaft 3, and the cylindrical buffer member 14 provided in the outer circumferential face 36 of the rack support member 9 are formed in a single resin member unit 15 composed of synthetic resin integral molding.
本ステアリング装置１では、ラック支持部材９の端部に設けられてラック軸３を受ける受け部材１３と、ラック支持部材９の外周面３６に設けられた筒状の緩衝部材１４とを、合成樹脂製の一体成形品からなる単一の樹脂部材ユニット１５に構成した。 - 特許庁 - Oscillation phase difference between the pool bottom floor section and the pool frame by waves is absorbed by the percussion buffer to increase durability and, at the same time, the marine organisms adhered to the back of a floor is easily removed in a floating state of the pool bottom floor section so that maintenance work or the like can be also made to progress.
また波浪によるプール底床部とプール枠部との揺動位相差が上記衝撃緩衝材にて吸収され耐久性が向上すると共に、プール底床部の浮上状態時では、容易に床裏面の付着海洋生物の除去等が行え、メンテナンス作業なども捗るようにする。 - 特許庁 - To provide: a station-side terminating device which can improve the followability of band allocation to the change of a required band and lowering the ratio of a control band occupied in an up band without the need of reporting a BUFFER storage amount; an optical communication system; a band allocation control method; and a program of the device.
ＢＵＦＦＥＲ蓄積量の通知を必要とせず、必要帯域の変化に対する帯域割り当ての追従性を向上させることができ、上り帯域に占める制御用帯域の割合を下げることができる局側終端装置、光通信システム、帯域割り当て制御方法、および装置のプログラムを提供する。 - 特許庁 - When reproduction of a video image is started, the client 7 receives video data and synchronous information sent in parallel from the server 1, a video data display means 10 applies display processing to the video data, and when the synchronous information is received, the synchronous data are read from the buffer 9 and an audio is outputted or display output is made.
映像再生を開始すると、クライアント７はサーバ１から並列伝送される映像データと同期情報を受信し、映像データ表示手段１０において映像データの表示処理を行うと共に、同期情報が受信されたときバッファ９より同期データを読み出して音声出力又は表示出力を行う。 - 特許庁 - An inclination correction value calculating part 10 finds an inclination correction value to be found from the size of the error and the number of samples in the frame and a decoded data correcting part 11 corrects the error frame so as to continue it with the next frame by distributing the inclination correction value to the respective sample values in the error frame outputted from a decoded data output buffer.
傾斜補正値算出部１０はエラーの大きさとフレーム内サンプル数とにより求まる傾斜補正値を求め、復号データ補正部１１は傾斜補正値を復号後データ出力バッファから出力されるエラーフレーム内の各サンプル値に配分してエラーフレームを次フレームと連続するように補正する。 - 特許庁 - The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.
電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁 - In the method for depositing the silicon dioxide thin film onto the diamond-like carbon, a diamond-like carbon film 2 is deposited onto a substrate 1 by a CVD method and a silicon film 3 is deposited as a buffer layer onto the diamond-like carbon film 2 by a sputtering method and then the silicon dioxide thin film 4 is deposited onto the silicon film 3.
ダイヤモンド様炭素上への二酸化珪素薄膜の堆積方法において、基板１上にＣＶＤ法でダイヤモンド様炭素膜２を堆積し、このダイヤモンド様炭素膜２上にバッファ層としてシリコン膜３をスパッタ法で堆積し、このシリコン膜３上に二酸化珪素薄膜４を堆積することを特徴とする。 - 特許庁 - Access speed of the hard disc 103 in a host computer 100 is checked and if it is slower than the reference which does not generated an operation to avoid overflow of the buffer RAM 210 in an image reader 200, speed S of a motor 214 in the image reader 200 is set at a lower level before image reading.
ホストコンピュータ１００のハードディスク１０３のアクセス速度をチェックし、該アクセス速度が、画像読取装置２００のバッファＲＡＭ２１０のオーバーフロー回避のため動作が発生しない基準値よりも遅い場合には、画像読取装置２００のモータ２１４のモータ速度Ｓをより遅いモータ速度に設定し、画像読み取りを実行する。 - 特許庁 - A hydraulic buffer makes it possible to adjust the height through a seal member 7 that the gas pressure in a gas room G demarcated in the bottom end of an inner cylinder 3 seals the bottom end of the inner cylinder 3 by a slidable free piston 6 contained in a piston side room R2 demarcated in the inner cylinder 3 by a slidable piston part 5 in the inner cylinder 3.
内筒３内に摺動可能に収装のピストン部５で内筒３内に画成されるピストン側室Ｒ２に摺動可能に収装されたフリーピストン６で内筒３のボトム端側内に画成されるガス室Ｇにおけるガス圧が内筒３のボトム端を封止する封止部材７を介して高低調整可能とされてなる。 - 特許庁 - The output signal of a color picture frame buffer 2 is inputted to a color/monochrome picture signal converting circuit 3 to be disassembled into three routes of 8-bit digital picture signals and vertical and horozontal syncbronizing signals and picture signals from frame memories 11, 12 among them are inputted to a LUT(line unit) 17 to be converted into 8-bit picture data.
カラー画像フレームバッファ２の出力信号はカラー／モノクローム画像信号変換回路３に入力されて３系統の８ビットディジタル画像信号と垂直、水平同期信号に分解され、このうちフレームメモリ１１と１２からの画像信号がＬＵＴ１７に入力され、８ビットの画像データに変換される。 - 特許庁 - A controller 17 generates normalized activities N-act1, N-act2 that are normalized at a different range and adaptively select a quantization scale Q in response to the occupancy quantity of a buffer memory 16 or a quantization scale adjusted by the normalized activity N-act1 or N-act2 based on an average activity avg-Act obtained by coding a preceding frame.
コントローラ１７は、異なるレンジで正規化した正規化アクティビティN_act1，N_act2を生成し、さらに、バッファメモリ１６の占有量に応じた量子化スケールＱと、正規化アクティビティN_act1或いはN_act2で調整した量子化スケールとを、前フレームの符号化の際に求めた平均アクティビティavg_Actに基づいて適応的に切り換える。 - 特許庁 - In the light modulator, a window 6 where a buffer layer 4 is removed is disposed on one phase shift optical waveguide 3a; and a phase adjusting section 7 comprising a substance having a lower refractive index than that of a substance constituting the optical waveguide 3 is disposed in at least a partial region on the phase shift optical waveguide 3a in the window 6.
一方の位相シフト光導波路３ａ上において、バッファ層４を除去した窓部６が配置され、光導波路３を形成する物質よりも屈折率の低い物質からなる位相調整部７が、窓部６における位相シフト光導波路３ａ上の少なくとも一部の領域に配置されている。 - 特許庁 - When receiving the prize ball BUSY signal, the game control means carries out the processing of subtracting the number designated by the prize ball control signal from the contents of a total prize ball buffer for memorizing the number of prize balls to be put out and then outputs the subsequent prize ball control signal when the number of prize balls yet to be put out is memorized.
遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、賞球払出数を記憶する総賞球数バッファの内容から賞球制御信号で指定した数を減算する処理を行った後に、未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁 - Since a buffer controller 9 adds padding data to an MPEG stream outputted from a video encoder/decoder 8 as shown on the top stage of the figure according to GOP data amount adjustment processing as shown in the middle stage of the figure, the head of each GOP is recorded while the head of each GOP is surely made to coincide with the boundary of a cluster.
ＧＯＰデータ量調整処理によれば、図１０の上段に示すようにしてビデオエンコーダ／デコーダ８から出力されるＭＰＥＧストリームに対し、図１０中段に示すように、バッファコントローラ９によりパディングデータが追加されるので、各ＧＯＰの先頭は、必ずクラスタの境界と一致して記録されることになる。 - 特許庁 - A buffer 6 buffering swinging contact of a seedling checking rod 5 is set against a seedling checking rod 5 checking the upper surface of a seedbed, and on the upper surface of a seedling tank 4 having a seedling drawing out belt 1 at the bottom and drawing out the seedlings to the seedling outlet 3 side on which a seedling planting craw acts while reciprocating horizontally.
底部に苗繰出ベルト１を有して左右方向往復移動しながら苗を苗植付爪の作用する苗取出口３側へ繰出す苗タンク４の上面に、この苗床部の上面を押えて繰出案内する苗押え杆５と対向して、この苗押え杆５の揺動接当を緩衝する緩衝体６を設ける。 - 特許庁 - Since the buffer layer containing the plasticizer such as glycerol absorbs the stress (shock) burdened on the coloring-matter layer, the falling off of the coloring-matter layer from the inside of a wrapping material is effectively prevented even in the case where friction force or the like is burdened on the wrapping material, and the coloring matter is smoothly transferred onto the surface of food by heat cooking.
グリセリンなどの可塑剤を含む緩衝層が色素層に負荷されるストレス(衝撃)の吸収体になるため、包材に摩擦力などが負荷されたとしても、色素層が包材内面から脱落することが有効に防止され、加熱調理によって色素が食品の表面にスムーズに転写される。 - 特許庁 - The camera part 25 outputs the subject image data photographed at each prescribed time through a camera I/F 26 based on the successive photographing instruction, and the control part 20 temporarily stores the subject image data in the buffer memory of an RAM 20b, and updates the subject images at each prescribed time to display mirror images at a sub-display part 18.
カメラ部２５は、連続撮影命令に基づいて、所定時間毎に撮影した被写体画像データをカメラＩ／Ｆ２６を経由して出力すると、制御部２０はＲＡＭ２０ｂのバッファーメモリに一旦格納し、サブ表示部１８に被写体画像を所定時間毎に更新してミラー画像を表示する。 - 特許庁 - If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.
フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁 - An internal CPU 13 refers to the status information to decide it to be a null packet, and, in need of an output for an HSD, instructs a DMA controller 15 to transfer the heading 4 bytes of the TS packet to an HSD output 102 as well as sending information for showing it is a null packet, thereby releasing a buffer in the memory 16.
内蔵ＣＰＵ１３はステータス情報を参照し、ヌルパケットと判断すると、ＨＳＤに出力を要する場合、ＤＭＡ制御部１５にＴＳパケットの先頭４バイトをＨＳＤ出力１０２へ転送する指示と、ヌルパケットであることをも示す情報を出し、内蔵メモリ１６のバッファを解放する。 - 特許庁 - The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.
また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁 - On a sapphire substrate 11, a GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated sequentially and the quantum well active layer 14 has a well layer sandwiched by a pair of partition wall layers.
サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁 - When a reset operation or a power-off operation is performed from a control panel (or a host computer) (902), a job stored in a page buffer is recognized according to a job management table (905), and the transmission source (host computer) of the print job stored in the table is notified that the print job is to be eliminated (canceled) (908).
操作パネル（またはホストコンピュータ）からリセット操作または電源オフ操作が行なわれると（９０２）、ページバッファに格納されたジョブをジョブ管理テーブルにより認識し（９０５）、該テーブルに格納されている印刷ジョブの送信元（ホストコンピュータ）に、当該印刷ジョブが削除（キャンセル）されることを通知する（９０８）。 - 特許庁 - The scattered light, generated on the rear surface of the InP substrate 1, is prevented from reaching the light receiving section adjoining that to which light is made incident by absorbing the light by inserting an InGaAs scattered light preventing layer 7 sandwiched between InP buffer layers 9 and 10 between the substrate 1 and an InGaAs light-absorbing layer 5.
ＩｎＰ基板１とＩｎＧａＡｓ光吸収層５の間に、ＩｎＰバッファー層９、１０間に挟まれたＩｎＧａＡｓ散乱光防止層７を挿入し、ＩｎＰ基板の裏面で生じた散乱光を吸収させ、光が入射した受光部に隣接する受光部へ散乱光が到達しなくした。 - 特許庁 - Before a bit map image bit map developed to a band memory secured on a work buffer memory 105 of a RAM part is transferred to a recording part 110 for recording the bit map image, a video signal control circuit 111 transmits the number of offset lines which become white parts in the band and the number of lines to be printed to a controller in the recording part 110.
ビデオ信号制御回路１１１がＲＡＭ部のワークバッファメモリ１０５上に確保されるバンドメモリにビットマップ展開されるビットマップイメージの記録部１１０への転送前に、該バンド中で白地となるオフセットライン数と印刷されるライン数を記録部１１０内のコントローラにあらかじめ送信する構成を特徴とする。 - 特許庁 - The display time data in the (D) pack are separated into display start time data and display end time data by a display time decoder 51 and are applied to a start comparator 52 and an end comparator 53, and the character data are converted into dot matrix character data for a display by a character data decoder 54, and are stored in a buffer 55.
Ｄパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The semiconductor memory device includes a buffer section which generates a wordline drive signal for enabling the wordline of a memory cell in response to a row address signal and a driver section which generates a wordline reset signal for disabling the wordline in response to the row address signal, a mode register wordline signal and a refresh wordline signal.
本発明の半導体メモリ装置は、ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、ロウアドレス信号、モードレジスタワードライン信号及びリフレッシュワードライン信号に応答してワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部とを含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
