「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 451 452 453 454 455 456 457 458 459 .... 476 477 次へ＞- To sufficiently secure a holding time by a buffer means of a recording medium in which an image is recorded by a printing means and to prevent cut off of image recording in the recording medium by the printing means, even when the image recording in the recording medium by the printing means is speeded up.
印刷手段による記録媒体に対する画像記録が高速化された場合でも、印刷手段により画像が記録された記録媒体のバッファ手段における保持時間を十分に確保すると共に、印刷手段による記録媒体に対する画像記録の中断が生じることを防止する。 - 特許庁 - In synchronism with the timing of starting the fluctuation of the respective patterns, a CPU 60 performs the processing of chip-selecting a control output port 69 and outputting a left pattern-under-fluctuation signal, a center pattern- under-fluctuation signal and a right pattern-under-fluctuation signal through a unidirectional output buffer 70 to an external output connector 71.
この各図柄を変動開始するタイミングに同期して、ＣＰＵ６０は、制御出力ポート６９をチップセレクトし単一方向出力バッファ７０を介して外部出力コネクタ７１に左図柄変動中信号、中図柄変動中信号及び右図柄変動中信号を出力する処理を行う。 - 特許庁 - A process for selecting a data unit from a buffer, a process for deciding whether the data unit is the last data of the transmission window, and a process for transmitting polling information together with the data unit when the data unit is decided to be the last data of the transmission window, are sequentially performed to transmit a signal of the communication system.
バッファーからデータユニットを選択する過程と、前記データユニットが送信ウインドーの最後のデータであるかを判断する過程と、前記データユニットが送信ウインドーの最後のデータと判断された時、前記データユニットと共にポーリング情報を伝送する過程と、を順次行って通信システムの信号を伝送する。 - 特許庁 - An improved decoder when receiving pitch lag of a next receive frame uses a matching curve between pitch lag of a previous receive frame and pitch lag of a next receive frame to finely adjust estimation of pitch lag of a lost frame and adjusts and corrects an adaptive code book buffer before use by following frames.
改良されたデコーダが次の受信フレームのピッチラグを受信すると、前の受信フレームのピッチラグと次の受信フレームのピッチラグとの間に適合する曲線を用いて、紛失フレームのピッチラグの推定を微調整し、適応コードブックバッファを後続するフレームによる使用の前に調整および訂正する。 - 特許庁 - This three-dimensional curve-forming system 100 includes: an existing curve storage part 22 associating and previously storing Z buffer values and position data of points constituting a curve in the three-dimensional space; and an input reception means 11 receiving an input curve that is the curve in the two-dimensional space input to a display plane by the user.
三次元曲線化システム１００は、三次元空間の曲線を構成する点の位置データと、Ｚバッファ値とを対応付けて予め記憶する既存曲線記憶部２２と、ユーザによって表示平面に入力された二次元空間の曲線である入力曲線を受け付ける入力受付手段１１とを備える。 - 特許庁 - By a delay (a'+b'+c'+d' or e') given to the feedback clock signal by an input buffer 112 and a DLL delay circuit 113 installed in a feedback path, a delay (a+b+c+d or e) given to a data strobe signal DSQ inputted to the memory control LSI 1 is compensated.
引き戻し経路に配設された入力バッファ１１２およびＤＬＬ遅延回路１１３によって引き戻しクロック信号に与えられる遅延（ａ’＋ｂ’＋ｃ’＋ｄ’またはｅ’）により、メモリ制御ＬＳＩ１に入力されるデータストローブ信号ＤＱＳに与えられる遅延（ａ＋ｂ＋ｃ＋ｄまたはｅ）が補償される。 - 特許庁 - To provide a D/A conversion circuit whose conversion precision can be enhanced without the need for a buffer circuit for weighting purpose where a deviation due to weighting of an output voltage in low-order bits produced resulting from parallel connection between a resistance array for low-order bits and resistors for generating a reference voltage is avoided.
重み付けするためのバッファ回路を設ける必要がなく、かつ、下位ビット用の抵抗列を基準電圧発生用の抵抗と並列接続することから発生する下位ビットの出力電圧の重み付けによるズレをなくすことにより、ＤＡ変換精度を向上させることができるＤＡ変換回路を提供する。 - 特許庁 - After processings up to this step S27 are finished, in the frame buffer, by the synthesis accompanied with shifting in the step S25 and the synthesis accompanied with shifting in this step S27, the image part with high brightness becomes to higher brightness and in the surroundings, the image data with a distribution in accordance with the synthesis accompanied with the shift and high brightness are formed.
このステップＳ２７までの処理を終了すると、フレームバッファには、ステップＳ２５でのずらしを伴う合成と、このステップＳ２７でのずらしを伴う合成とにより、明度が高い画像部分はより明度が高くなるとともに、その周囲もずらしを伴う合成に応じた分布で明度の高い画像データが生成される。 - 特許庁 - When the detected amount of data is equal to a predetermined amount or larger, the stream output control part 205A determines recording to the 1st recording device as abnormal, and changes the recording destination to a separate 2nd recording device 107, and records the digital signal read from the temporary write buffer 204 to the 2nd recording device 107.
ストリーム出力制御部２０５Ａは、前記検出したデータ量が所定量以上である場合、第１の記録装置１０５への書込みが正常でないと判定して、記録先を別の第２の記録装置１０７へ振り替え、一時書込みバッファ２０４から読み出したデジタル信号を第２の記録装置１０７に記録する。 - 特許庁 - An image storage processing part 10e takes out an image data written in a frame buffer 11b by executing an application by an application part 10d, in response to an indication for storing the screen shot image, converts the image data into a storage format, adds thereto the identification information recorded in the identification information memory 20, and stores the image.
画像保存処理部１０ｅは、スクリーンショット画像保存の指示に応じて、アプリケーション部１０ｄによるアプリケーションの実行によりフレームバッファ１１ｂに書き込まれた画像データを取り出し、この画像データを保存形式に変換すると共に、識別情報メモリ２０に記録された識別情報を付加して保存する。 - 特許庁 - When image data is supplied from the host PC 110, the image data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a driving pulse generation part 35, and laser light is radiated in accordance with the image data to form a visible image on the thermosensitive face of the optical disk D.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁 - The buffer part 4 is equipped with a plurality of thin plates 6 in rows having a certain mutual spacing 5 in the train advancing direction A, a floor plate 7 laid on the tops 6a of the thin plate 6, and a wire rope 6 inserted into through holes 6b formed in the thin plates 6 for coupling together the thin plates 6.
緩衝部４は、列車の進行方向Ａに所定の相互間隔５を有して、複数配列して設けられる薄板６と、薄板６の上端部６ａに敷設される床板７と、それぞれの薄板６に設けられた貫通孔６ｂに挿入され、薄板６を連結するワイヤーロープ８とを備える。 - 特許庁 - The problems are solved by a system that is used in the three-dimensional computer graphics and includes an initial vertex buffer store (Primary Vertex Cache Store, PVC), a vertex processing unit (VPU), a secondary vertex cache store (SVC), a primitive engine (PE), a fixed primitive assembly (FPA) and a vertex cache controller (VCC), or the like.
上記課題は，３次元コンピュータグラフィックスに用いられるシステムであって，初期頂点バッファストア（Primary Vertex Cache Store, ＰＶＣ）と，頂点プロセッシングユニット（ＶＰＵ）と，第2の頂点キャッシュストア（ＳＶＣ）と，プリミティブエンジン（ＰＥ）と，固定プリミティブアセンブリ（ＦＰＡ）と，頂点キャッシュ制御装置（ＶＣＣ）とを具備するシステムなどにより解決される。 - 特許庁 - Thereafter, the metal board under the insulating resin layer 12 is etched, whereby outer terminals 19, a board reinforcing bodies 20, and mount reinforcing bodies 21 are formed on the underside of the insulating resin layer 12, and buffer metal layers 25 to 27 and a pad 18 are formed on the metal-exposed part of a circuit board 11.
この後、絶縁樹脂層１２の下面の金属板をエッチングすることで、絶縁樹脂層１２の下面に外部端子１９と基板補強体２０と搭載部補強体２１を同時に形成した後、回路基板１１の金属露出部に、無電解メッキ等によりバッファメタル層２５〜２７とパッド１８を形成する。 - 特許庁 - When receiving traffic to the destination of a wireless communication terminal in a doze state (S30: Y), in a state such that there is no empty buffer, an access point generates and transmits a frame for avoiding traffic to another access point, and avoids all traffics which have been buffered to the destination of the radio communication terminal in the doze state (S40).
アクセスポイントは、バッファの空きがない状態でドーズ状態中の無線通信端末宛のトラフィックを受信した場合（Ｓ３０；Ｙ）、他のアクセスポイントにトラフィックを回避するためのフレームを生成、送信して、ドーズ状態中の無線通信端末宛にバッファしていた全てのトラフィックを回避する（Ｓ４０）。 - 特許庁 - Through processing at steps S16 and S18, a source musical performance data series is read forward to sequentially update generation style control data in a current value array area, and after the musical performance data series is read out, generation style control data left in the current value array area are written to the head of a reverse reproduction buffer area.
ステップＳ１６，Ｓ１８の処理より、元演奏データ列を順方向に読み出して現在値配列エリア内の発生態様制御データを順次更新し、演奏データ列の読み出し終了後、ステップＳ２０の処理により、現在値配列エリアに残っている発生態様制御データを逆再生バッファエリアの先頭に書き込む。 - 特許庁 - This electric power steering device 10 has a bearing 50 rotatably supporting a worm wheel 44 as a steering assist gear independently of a pinion shaft 13, and the buffer member 60 is sandwiched between a lock part 65 of an arm 64 connected to the pinion shaft 13 and a lock part 66 provided in the worm wheel 44.
電動パワーステアリング装置１０において、操舵アシストギヤとしてのウォームホイール４４をピニオン軸１３とは独立して回転自在に支持する軸受５０を備えるとともに、緩衝部材６０をピニオン軸１３に結合したアーム６４の係止部６５と、ウォームホイール４４に設けた係止部６６との間に挟持してなるもの。 - 特許庁 - The semiconductor layers 3a, 3b are formed to local areas on the buffer layer 2, and a channel layer 4 is formed in the dopant concentration lower than the semiconductor layers 3a, 3b using the same semiconductor material as the semiconductor substrate 1 on the opposing edges of the semiconductor layers 3a, 3b, or between the opposing edges thereof.
そして、緩衝層２上に夫々局所的に半導体層３ａ及び３ｂを形成し、この半導体層３ａ及び３ｂの対向する端部上及びこれらの間に、半導体基板１と同じ半導体材料を使用し、半導体層３ａ及び３ｂよりもドーパント濃度が低いチャネル層４を形成する。 - 特許庁 - This game machine is provided with the signal line for conducting signals maintaining the identity with main signals transmitted and received by a control part, a signal inversion timing maintaining circuit such as a buffer for preventing or suppressing the change of the inversion timing of reflecting signals holding a threshold level therebetween on the signal line and a connection connector for connecting the inspection equipment.
制御部の送受信する主信号との同一性を維持した信号を導通する信号線と、その信号線上に、閾値レベルを挟んだ反映信号の反転タイミングの変化を防止ないし抑制するバッファ等の信号反転タイミング維持回路と、検査機器に接続するための接続コネクタを備えた。 - 特許庁 - An engine interface unit 15 incorporates a FIFO memory, for example, as an image buffer memory, the transfer state of image data is reported through this FIFO memory to a bus arbitrating circuit 16 and the bus arbitrating circuit 16 varies the priority concerning the bus use of a data transfer processing circuit provided in a device to become a bus master.
エンジンインタフェースユニット１５に画像バッファメモリとして、例えばＦＩＦＯメモリを内蔵させ、このＦＩＦＯメモリを介して画像データの転送状態をバス調停回路１６に通知し、バス調停回路１６が、バスマスタとなる装置が持つデータ転送処理回路のバス使用に関する優先度を可変とする。 - 特許庁 - To effectively mitigate shock when the shock is given from a vehicle body side of a vehicle to a seated occupant in a seat, to keep the conformity feeling with the vehicle, to keep the excellent ride quality on the vehicle, and to provide a seat buffer device of simple constitution.
乗り物の車体側からシートへの着座者に向って衝撃力が与えられようとするとき、この衝撃力が効果的に緩和させられるようにすると共に、乗り物との一体感が良好に保たれて、この乗り物への乗り心地が良好に保たれるようにし、かつ、これが簡単な構成で達成されるようにする。 - 特許庁 - The wireless communication apparatus includes: a battery state monitoring section 111 for monitoring a battery state of the battery; and a communication traffic control section 108 for determining a data time interval capable of obtaining a charge recovery effect on the basis of the battery state and controlling extraction of data from the transmission buffer at the data time interval.
無線通信装置は、バッテリのバッテリ状態を監視するバッテリ状態監視部１１１と、バッテリ状態に基づいて、チャージリカバリ効果が得られるデータ時間間隔を決定し、そのデータ時間間隔で送信バッファからデータを取り出すように制御する通信トラヒック制御部１０８とを有する。 - 特許庁 - The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.
このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁 - In a storage device, a write-back processing part 45 secures a parity buffer region 52 on a cache memory 28 to generate new parity at the occurrence of a write-back request of writing back new data on the cache memory 28 in a disk device taking redundant configuration of the RAID 5, and then writes new data and new parity in a corresponding disk device.
ライトバック処理部４５は、キャッシュメモリ２８上の新データをＲＡＩＤ５の冗長構成をとるディスク装置に書戻す書戻し要求発生時に、キャッシュメモリ２８上にパリティバッファ領域５２を確保して新パリティを生成した後に、新データ及び新パリティを対応するディスク装置に書き込む。 - 特許庁 - The switching section 284 uses the high speed clock CLK3 from the clock conversion section 21 as a switching command to select one bit each out of the 10-bit data of the parallel form according to a predetermined order and output the one-bit data from an output terminal 284b, thus, converts the parallel data into serial data, and transmits the data to an output buffer 286.
切替部２８４は、クロック変換部２１からの高速クロックCLK3を切替指令として用いることで、パラレル形式の１０ビットデータ中から１ビットずつ所定の順序に従って選択して出力端子２８４ｂから出力することで、パラレルデータをシリアル形式のデータに変換し、出力バッファ２８６に渡す。 - 特許庁 - The second weld part β1 and a third weld part γ1 with the respective sheet-like cells 2 placed on the circuit board 3 are formed with metallic thin film parts 6 on the circuit board 3, and the metallic thin film parts 6 buffer ultrasonic vibration to prevent deterioration and strength fall of the sheet-like laminated assembly without opening the melting hole.
回路基板３に各々のシート状電池２が載置された上記第２溶着部β１や第３溶着部γ１では、回路基板３に金属薄膜部６が形成され、この金属薄膜部６が超音波振動を緩衝し、溶融穴が開くことなくシート状積層接続体１の変質や強度の低下を防止する。 - 特許庁 - To provide a blotting device and a blotting method that not only compare favorably with a case using filter paper regarding transfer efficiency, and staining properties by an antibody of a nucleic acid or a protein molecule transferred to a blotting film but also have improved supply efficiency of a buffer solution to gel and use a repeatedly usable water-absorbing substance.
転写効率やブロッティング膜に転写された核酸又は蛋白質分子の抗体による染色性に関して濾紙を用いる場合とほとんど遜色がないばかりか、ゲルへの緩衝液の供給効率に優れ、繰り返し使用が可能な吸水性物質を用いるブロッティング装置及びブロッティング方法を提供する。 - 特許庁 - This method for isolating and purifying a nucleic acid comprises (a) removing cell fragments and other particles with a filter layer reducing the pore diameter viewed in the flow direction or the direction to make a sample flow and (b) then treating the resultant eluate with an anion exchanger in a buffer solution at a low ionic strength or a high ionic strength.
核酸を単離及び精製する方法と、その装置として、ａ）細胞破片及び他の粒子を流れの方向に、又は試料が流れる方向に見てポア径が小さくなるフィルター層によって除く、ｂ）該溶出液をその後、低イオン強度又は高イオン強度のバッファー溶液中で陰イオン交換体により処理する。 - 特許庁 - The primitives are then subjected to a second, normal rendering, processing pass, but the filled Z-buffer 16 and Z-pyramid 8 from the first processing pass are used together with the Z-tests 7 and 10 performed in the second processing pass to determine which primitive should be processed for each sampling point in the second processing pass.
次いで、これらのプリミティブは、第2の通常レンダリングの処理パスに通されるが、第1の処理パスからの書き込まれたZバッファ16およびZピラミッド8は、第2の処理パスで実行されるZテスト7、10とともに使用され、第2の処理パスにおけるそれぞれのサンプリング点についてどのプリミティブが処理されるべきかを決定する。 - 特許庁 - To provide a mold automatic clamp device in a tire vulcanizer constituted so as to absorb upward external force when the upward external force unexpectedly acts on the clamp rod of the automatic clamp device by an operational mistake or the like to buffer an impact and capable of reducing the deformation of the clamp rod or the damage of an internal structure.
操業上のミス等により自動クランプ装置のクランプロッドに不測に上向き外力が作用した場合でも、この上向き外力を吸収して衝撃を緩衝させ、クランプロッドの変形や内部構造の破損といった被害をできるだけ軽減することができるタイヤ加硫装置における金型自動クランプ装置の提供。 - 特許庁 - The method for manufacturing a resist liquid includes the steps of measuring the concentration and/or viscosity of a liquid in a preparation tank, controlling supply amounts of a source liquid and a solvent for dilution based on the measurement, and reserving the resist liquid for products obtained by controlling dilution in a buffer tank for a predetermined period to stabilize.
レジスト液製造方法において、調合タンク内の液体の濃度及び／又は粘度を測定し、この測定結果に基づいて原料液と溶剤の注入分量を調整して希釈制御を行なうとともに、希釈制御されて得られた製品用レジスト液をバッファ槽にて一定期間貯留して安定化させる。 - 特許庁 - A control part 11 switches a stream switching signal 121 so as to designate the black image stream when the termination part of an image stream is supplied to a buffer 15 in performing image reproduction, and switches an image switching signal 122 so as to designate another image signal 124 after a prescribed time passes from the time when the termination part is supplied.
制御部１１は、映像再生時に映像ストリームの終端部分がバッファ１５に供給された時点で、ストリーム切替信号１２１を黒映像ストリームを指定するように切り替え、その時点から所定時間経過後に、映像切替信号１２２を他の映像信号１２４を指定するように切り替える。 - 特許庁 - A p-type hydrogenated microscopic crystal silicon layer 103 whereon a microscopic crystal silicon thin film solar battery si formed on a substrate 101, a microscopic crystal buffer layer 104, an i-type hydrogenated structure, containing at least an n-type hydrogenated microscopic crystal silicon layer 106, and a reflection electrode, formed on the laminated structure, are provided.
微結晶シリコン薄膜太陽電池が、基板と、該基板の上に形成された、ｐ型水素化微結晶シリコン層、微結晶バッファ層、ｉ型水素化微結晶シリコン層、及びｎ型水素化微結晶シリコン層を少なくとも含む積層構造と、該積層構造の上に形成された反射電極と、を備える。 - 特許庁 - This device comprises a fixing jig 20 detachably fixing a measuring cell 12 on a surface of an electric power cable 11, which is provided with a film-like piezoelectric device 13, a detecting electrode 14 placed on a face of the device 13, and a buffer block 15 placed on the other face of the device 13.
フィルム状の圧電素子１３と、圧電素子１３の一方の面上に設けられた検出電極１４と、圧電素子１３の他方の面上に設けられた緩衝ブロック１５を備えた測定用セル１２を、電力ケーブル１１の表面上に着脱可能に固定する固定治具２０を備えている。 - 特許庁 - Since the holding means 11 has elasticity, the means 11 can buffer the load caused by the object contact, and since the portion which is not supported by the support means 12 in the holding means 11 is easily deformable by load application caused by the object contact, the load caused by the object contact can be buffered furthermore.
また、保持手段１１は弾性があるので、物体の接触による荷重を緩衝することができる上、保持手段１１において支持手段１２により支持されていない部位は物体の接触による荷重の印加により変形しやすいので、物体の接触による荷重をさらに緩衝することができる。 - 特許庁 - When video signals are input to a coding section 1, the video signals are rearranged in the order of coding by an image rearranging section 11, DCT coding is performed thereon by a DCT section 13, and the video signals are quantized by a quantizing section 14, variable-length-coded by a variable length coding section 15 and output as coded data via a buffer memory 16.
ビデオ信号が符号化部１に入力すると、画像並び替え部１１にて符号化順に並び替えられ、ＤＣＴ部１３によりＤＣＴ符号化され、量子化部１４にて量子化され、可変長符号化部１５にて可変長符号化され、バッファメモリ１６を介し符号化データとして出力される。 - 特許庁 - In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.
制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁 - The electronic still camera includes an imaging portion for photoelectric converting a subject image formed by a photographing optical system to a video picture signal, a recording portion for recording the video picture signal obtained from the imaging portion to the recording media, and a buffer memory portion capable of tentatively storing video picture signals output from the imaging portion for a plurality of screens.
電子スチルカメラが、撮影光学系によって形成された被写体像を映像信号に光電変換する撮像部と、撮像部から得られた該映像信号を記憶媒体に記録する記録部と、撮像部から出力される映像信号を一時的に複数画面分格納可能なバッファメモリ部とを有している。 - 特許庁 - The sample-hold circuit 20 includes: a switch element 21 for sampling an input signal Vin; the capacitive element 22 for holding the sampled input signal with a charging voltage of Vc=Vin-Vce; and a buffer amplifier 23 for applying impedance conversion to the input signal Vin=Vc+Vce held in the capacitive element 22 and providing an output.
サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。 - 特許庁 - An I/O buffer (interface circuit) 300 provided between a first circuit block (200) comprising a low withstand voltage transistor (LVTr) and a second circuit block (400) which are respectively activated by power sources of separate systems is constituted of a middle withstand voltage transistor (MVTr: transistor having a thicker gate insulation film than that of LVTr).
別系統電源で動作する、低耐圧トランジスタ（ＬＶＴｒ）で構成される第１の回路ブロック（２００）と第２の回路ブロック（４００）との間に設けられるＩ／Ｏバッファ（インタフェース回路）３００を、中耐圧トランジスタ（ＭＶＴｒ：ゲート絶縁膜の膜厚がＬＶＴｒよりも厚いトランジスタ）で構成する。 - 特許庁 - In each of IDT electrode 12 and 13, a filter body 1 for generating an elastic wave, a buffer region 2 in which electrode fingers 15 are arranged so as not to generate an elastic wave, and an impedance adjustment section 3 providing a capacitive component C2 are arranged in this order from the sides of the opposite IDT electrodes 13 and 12.
各々のＩＤＴ電極１２、１３について、弾性波の発生するフィルタ本体１と、弾性波が発生しないように電極指１５が配置された緩衝領域２と、容量成分Ｃ２をなすインピーダンス調整部３と、を対向するＩＤＴ電極１３、１２側からこの順番で配置する。 - 特許庁 - To provide a disk driving device capable of reducing a sense of discomfort to users by disturbance of pictures or sounds by supplying MPEG data having data structure based on an MPEG specification having no errors to an MGEG decoder while avoiding a buffer overrun phenomenon in a shock proof memory even at the time of occurrence of ECC decoding errors.
ＥＣＣデコードエラー発生時においてもショックプルーフメモリでのバッファオーバーラン現象を回避し、ＭＰＥＧデコーダにエラーのないＭＰＥＧ規格に準拠したデータ構造のＭＰＥＧデータを供給し、映像または音声の乱れによるユーザーへの不快感を低減することが可能なディスクドライブ装置を提供する。 - 特許庁 - The drive scanner 5 includes: a shift register to output an input signal from each stage while shifting the phase by one horizontal period each; a pulse generator for generating a pulse in a horizontal period cycle; and a buffer for extracting only one pulse according to the input signal, and outputting it to the corresponding scan line DS as the control signal.
ドライブスキャナ５は、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、入力信号に応じて一つのパルスのみを抜き取って対応する走査線ＤＳに制御信号として出力するバッファとを有する。 - 特許庁 - An LLID addition circuit 35 of the OLT 10 stores the response message arriving from the ONU 18-1 to 18-n within prescribed time into a buffer 34, and a logical link is given to each application of the ONU 18-1 to 18-n in an order following priority listed in a priority table 36.
ＯＬＴ１０のＬＬＩＤ付与回路３５は、所定時間内に到達したＯＮＵ１８−１〜１８−ｎからの応答メッセージをバッファ３４に格納し、優先度テーブル３６と記載される優先度に従う順序での当該ＯＮＵ１８−１〜１８−ｎの各アプリケーションに論理リンクを付与する。 - 特許庁 - An elastic buffer section 71 infilled and placed to at least one of the expansion spacing between floor slab end faces constituting the adjoining upper structures 5 and 5 and the expansion spacing between main girder end faces and constituted by hardening an elastic small piece (rubber chip, etc.), and mixture of binder (one-liquid binder, etc.), is provided.
隣接する上部構造部５、５を構成する床版端面間の遊間部及び主桁端面間の遊間部のうちの少なくとも一方に充填配置され、弾性小片（ゴム製チップ等）及びバインダー（一液性バインダー等）の混合物を硬化させて構成される弾性緩衝部７１を備える。 - 特許庁 - A CD player 1 reads one frame data to put in an internal memory 8a of an audio DSP 8 when the audio DSP 8 decodes encoded audio data, and the audio decoder 8 repeatedly decodes the data in the internal memory 8a until the decoded data can be written into an output buffer 9.
ＣＤプレーヤ１において、オーディオＤＳＰ８が符号化された音声データを復号する際に、１フレーム分のデータをオーディオＤＳＰ８内の内蔵メモリ８ａに読み込み、そのデータをデコードした後に、出力バッファ９に書き出すようになるまでは、オーディオデコーダ８は内蔵メモリ８ａのデータを繰り返しデコードする。 - 特許庁 - Clock buffers (DCL1-DCL3) for supplying clock signals generated in the clock generator to the functional blocks and control circuits (BAC1-BAC3) which can adjust skews between clock signals supplied to the plurality of functional blocks by changing a threshold voltage of the clock buffer are provided.
上記クロック生成部で生成されたクロック信号を上記機能ブロックに供給するためのクロックバッファ（ＤＣＬ１〜ＤＣＬ３）と、上記クロックバッファのしきい値電圧を変化させることで、上記複数の機能ブロックに供給されるクロック信号間のスキューを調整可能な制御回路（ＢＡＣ１〜ＢＡＣ３）とを設ける。 - 特許庁 - When a secondary side Ir interface 20 detects a valid receiving interruption, concerning a secondary side data transmitter 2, the value of a data amount in a transmitting data buffer 26 is read by a secondary side CPU 22, a VCO 24 is controlled by a deviation from the set value and the clock of a secondary side I.430 interface 21 is matched with a primary side clock.
セカンダリ側データ伝送装置２は、セカンダリ側Ｉｒインタフェース２０が有効受信割り込みを検出すると、セカンダリ側ＣＰＵ２２が送信データバッファ２６のデータ量の値を読み込み、設定値とのずれによりＶＣＯ２４を制御し、セカンダリ側Ｉ．４３０インタフェース２１のクロックをプライマリ側クロックに合わせる。 - 特許庁 - Each of prediction sections 101 to 104 calculates a code length of a prediction target image with respect to each of a plurality of prediction modes, a coding distortion amount and a boundary distortion amount of coding distortion generated in a boundary of prediction units while referring to an image of the prediction unit, stored in a frame buffer 10, adjacent to the prediction target image of a prediction unit.
予測部101から104は、予測単位の予測対象画像に隣接する、フレームバッファ10が記憶する予測単位の画像を参照して、複数の予測モードそれぞれに対する予測対象画像の符号長、符号化歪量および予測単位の境界に生じる符号化歪の境界歪量を計算する。 - 特許庁 - After finish of inputting digital audio data in the track, a level of digital audio data of the memory buffer 29 relating to the track is changed in a digital volume 31 so that the maximum input audio level detected by the peak detecting section 30 is made almost the maximum record audio level of an MD of a recording and reproducing section 32, and recorded in the MD of the recording and reproducing section 32.
該トラックのディジタルオーディオデータの入力終了後、該トラックに係るメモリーバッファ29のディジタルオーディオデータは、ピーク検出部30により検知した最大入力オーディオレベルがほぼ録再部32のＭＤの最大記録オーディオレベルとなるように、レベルをディジタルボリューム31において変更してから、録再部32のＭＤへ記録される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
