「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 449 450 451 452 453 454 455 456 457 .... 476 477 次へ＞- Initialization commands (NR) given from a command input buffer 2 are decoded, initialization operation mode indicating signals are generated by an initialization command decoding circuit 3a, when all of these initialization operation mode indicating signals are made active states in the prescribed sequence, a normal command decoding circuit 3b is activated by an initial setting control circuit 3c.
コマンド入力バッファ（２）から与えられる初期化コマンド（ＮＲ）をデコードし、初期化動作モード指示信号を初期化コマンドデコード回路（３ａ）から発生し、この初期化動作モード指示信号が所定のシーケンスですべて活性状態とされたときに、初期設定制御回路（３ｃ）により、通常コマンドデコード回路（３ｂ）を能動化する。 - 特許庁 - In this voltage controlled oscillator, parasitic element components that occur between both soldered lands can be reduced remarkably by arranging the soldered land 5a of the collector terminal 3 of a transistor 1 of oscillation and the soldered land 5b of the emitter terminal 4 of a transistor 2 for a buffer amplifier parallelly and also at the nearest positions.
電圧制御発振器において発振用トランジスタ１のコレクタ端子３の半田付けランド５ａとバッファアンプ用トランジスタ２のエミッタ端子４の半田付けランド５ｂが平行かつ最寄りに配置することで、両半田付けランドとの間に発生する寄生素子成分を格段に低減させることができる。 - 特許庁 - Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.
画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁 - A heterojunction field effect transistor 1 is fabricated by depositing an AlN buffer layer 3, a first GaN layer 4, an AlGaN barrier layer 5, and a second GaN layer 6 in this order on an SiC substrate 2 whose front face is a C surface, and then forming a source electrode 7, a drain electrode 8, and a gate electrode 9 on the GaN layer 6.
ヘテロ接合電界効果型トランジスタ１は、表面がＣ面であるＳｉＣ基板２の上にＡｌＮバッファ層３、第１のＧａＮ層４、ＡｌＧａＮバリア層５、および第２のＧａＮ層６をこの順番に積層して、ＧａＮ層６の上にソース電極７、ドレイン電極８およびゲート電極９形成する。 - 特許庁 - In the format converter that converts a data stream of the VR standard into a data stream of the Video standard, when the data stream of the VR standard is converted into a stream of the Video standard and decoded, the conversion processing is carried out so that an input buffer provided to a decoder side cannot be overflowed or underflowed.
ＶＲ規格のデータストリームをVideo規格のデータ形式に変換するフォーマット変換装置において、ＶＲ規格のデータストリームに対し、それがVideo規格に変換されてデコードされる際に、デコーダ側に設けられたインプットバッファがオーバーフローまたはアンダーフローしないように変換処理を施すようにしている。 - 特許庁 - A data receiving terminal equipment judges that a data receiving state is poor by using a buffer content 18 and a receiving bit rate 19 of a radio terminal equipment, informs the that user the data receiving state is poor by using an alarm display signal 19, and urges to move to a place where the data receiving state is good.
上記課題は，無線端末のバッファ量１８、受信ビットレート１９を用いて、データ受信状態が悪いことを判定し、警告表示信号１９を用いてユーザにデータ受信状況が悪いことを通知し、データ受信状況のよくなる場所への移動を促すことによって解決される。 - 特許庁 - Further, a frame position decision means 37 decides a frame position to be processed on the basis of the number of frame data acquired from the number of stored data detection means 36 and storable furthermore in the frame buffer 33, and a frame position update means 34 instructs the frame separate means 31 on the decided frame position to be processed next.
また、データ蓄積数検出手段３６から取得したフレームバッファに更に保持可能なフレームデータの数に基づいて次に処理するフレーム位置をフレーム位置決定手段３７により決定し、フレーム位置更新手段３４によりフレーム分離手段３１に対して決定された次に処理するフレーム位置を指示する。 - 特許庁 - To provide a buffer sheet for press, which is excellent in durability of repeated use, which is capable of making the pressing pressure applied to the surface of a workpiece uniform and suppressing a stretch and sliding of the workpiece due to pressing by being provided between a press machine such as a hot plate and the workpiece.
熱盤などのプレス盤と、被処理物との間に介在されることにより、当該被処理物の表面に付与されるプレス圧力を均一なものとすることができるとともに、プレスに伴う被処理物の伸びおよび滑りを抑制することができる、繰り返し耐久性に優れたプレス用緩衝シートを提供することにある。 - 特許庁 - The substrate 1 for growing the electro-optic single crystal thin film is provided for epitaxially growing a BTO single crystal thin film 6 or the like on an Si (001) substrate 2, wherein two or more layers of buffer layers 3, 4, 5 for buffering the lattice mismatch between Si and BTO are formed on the Si (001) substrate 2.
Ｓｉ（００１）基板２上にＢＴＯ単結晶薄膜６等をエピタキシャル成長させるための電気光学的単結晶薄膜成長用基板１であって、Ｓｉ（００１）基板上にＳｉとＢＴＯとの格子不整合を緩衝する緩衝層３，４，５が２層以上形成されている。 - 特許庁 - In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.
ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁 - When a slot assigning part 54 of a base station 11 is to assign the time slot on the basis of the number of packets in a transmission buffer 65 for each down subscriber station measured by a packet number measuring part 66, the time slot is assigned on the basis of a value subtracting the number of assigned packets stored in a slot assignment storage part 67.
基地局１１のスロット割当部５４が、パケット数計測部６６により計測した下り加入者局毎送信バッファ６５中のパケット数に基づいてタイムスロットを割り当てる際に、スロット割当記憶部６７に記憶されている既に割り当てられているパケット数を減算した値に基づいて割り当てる。 - 特許庁 - A semiconductor integrated circuit is provided with: a DLL circuit 101a for outputting n pieces of clock signals CKi (i is 1 to n) delayed from a reference signal RCLK by a delay time of i×T; a DCMP circuit 103a; and a buffer insertion circuit 102a provided with n pieces of buffers B1 to B16 corresponding to n pieces of the clock signals CKi.
基準信号ＲＣＬＫから遅延時間ｉ×Ｔだけ遅れたｎ個のクロック信号ＣＫｉ（ｉは１〜ｎ）を出力するＤＬＬ回路１０１ａと、ＤＣＭＰ回路１０３ａと、ｎ個のクロック信号ＣＫｉに対応したｎ個のバッファーＢ１〜Ｂ１６を備えたバッファー挿入回路１０２ａとを有する。 - 特許庁 - The data driving integrated circuit device includes a gamma decoding section which receives differential gamma data transmitted from a timing control section 500 at its input and decodes and outputs the data, a digital/analog conversion section which converts the decoded differential gamma data into an analog voltage value, and a buffer section which amplifies and outputs the analog voltage value.
データ駆動集積回路装置は、タイミング制御部５００から伝えられる差動ガンマデータを入力に受けてデコーディングして出力するガンマデコーディング部、前記デコーディングされた差動ガンマデータをアナログ電圧値に変換するデジタル／アナログ変換部、及び前記アナログ電圧値を増幅して出力するバッファー部を含む。 - 特許庁 - The processing part 132 determines whether or not the acquired data are valid in byte unit, generates an identifier thereof, make an internal buffer memory 122 retain the both in association with each other, and provides a control signal for requesting an operation start to a word/byte transformation processing part 151 every processing of data in burst unit.
識別子処理部１３２は、取得したデータが有効であるか否かをバイト単位で判定し、識別子を生成し、互いに関連付けて内部バッファメモリ１２２に保持させ、バースト単位のデータを処理する毎に、動作開始を要求する制御信号をワード／バイト変換処理部１５１に供給する。 - 特許庁 - A buffer layer 12 made of a metal oxide and a lower electrode layer 13 made of a conductive oxide having a perovskite structure are epitaxially grown on an Si single crystal substrate 11. a ferroelectric layer 14 made of SBT is further grown epitaxially with its (c) axis tilted to 45-55° from a direction perpendicular to the substrate.
Ｓｉ単結晶基板１１上に、金属酸化物からなるバッファ層１２、ペロブスカイト構造の導電性酸化物からなる下部電極層１３をエピタキシャル成長させ、さらにＳＢＴからなる強誘電体層１４を、そのｃ軸を基板に垂直な方向から４５〜５５°傾けてエピタキシャル成長させる。 - 特許庁 - An area 215 for a unit frame for preparing drawing data by a VDP 183 is provided in a video RAM 204 of a display controller 83, and the prepared drawing data are transferred through a signal path SC1 for drawing signals to an image processing device 206 and stored in a buffer 214 for the device.
表示制御装置８３のビデオＲＡＭ２０４にはＶＤＰ１８３によって描画データが作成される単位フレーム用エリア２１５が設けられており、この作成された描画データは描画信号用の信号経路ＳＣ１を通じて画像処理デバイス２０６に転送されてデバイス用バッファ２１４に格納される。 - 特許庁 - The method for producing the gumi candies comprises a process of preparing a collagen peptide solution through adding collagen peptide and yeast extract to water or a buffer liquid followed by adding at least one kind selected from the group consisting of catechin derived from vegetables, tannin, and citron polyphenol, and a process of mixing the collagen peptide solution thus obtained with a candy base.
該グミキャンディは、水又は緩衝液にコラーゲンペプチド及び酵母エキスを添加し、その後植物由来カテキン、タンニン及びゆずポリフェノールからなる群より選ばれる１種類以上を添加してコラーゲンペプチド溶液を調製する工程、得られたコラーゲンペプチド溶液をキャンディベースと混合する工程を経て製造される。 - 特許庁 - A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.
プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁 - A crystal oscillator 1 has the body casing 11 constituted by joining a crystal oscillation chip 2, a first package 3, and a second package 4 via a joining material 5 and a buffer material 6 at low temperature under low pressure, and exciting electrodes 24 and 25 of the crystal oscillation chip 2 are excited in the internal space 12 in the body casing 11.
水晶振動子１では、水晶振動片２と第１パッケージ３と第２パッケージ４が、接合材５および緩衝材６を介して低温低圧により接合されて本体筐体１１が構成され、本体筐体１１の内部空間１２において水晶振動片２の励振電極２４，２５の励振が行なわれる。 - 特許庁 - A target code amount of one or more predetermined pictures intended to be displayed at a time before the picture I without being encoded yet within pictures encoded by using the picture I as a reference picture, is determined at a value without disrupting a decoder buffer, and the predetermined pictures are encoded with the target code amount by an encoding part 45.
Ｉピクチャを参照ピクチャとして符号化するピクチャのうち、そのＩピクチャより前の時間で表示したいピクチャで、まだ符号化していない一又は二以上の所定のピクチャの目標符号量を、デコーダバッファが破綻しない値に決定し、その目標符号量で所定のピクチャを符号化部４５により符号化させる。 - 特許庁 - The method for manufacturing a chip LED light emitting device comprises a step of forming a through hole board having a through hole part and mounting a chip LED on an electrode pattern and a reflecting plate covering an LED part including the pattern on the board, having a recess 7a formed to draw in its shape a part of a parabolic line and adhering a buffer material.
スルーホール部を有し、電極パターン上にチップＬＥＤを搭載したスルーホール基板およびスルーホール基板上の電極パターンを含めたチップＬＥＤ部分を覆い、その形状が放物線の一部を描くように形成した凹所７ａを有し、緩衝材を貼り付けた反射板を作成する。 - 特許庁 - When the transmission load of the port connecting a LAN terminal 22 is high and the relay of a frame is disabled by the overflow of the frame buffer, the transmission of the LAN terminal 22 is suppressed by transmitting a JAM signal to the LAN terminal 22 of a frame transmission source when the number of LAN terminals 22 connected to that port is '1'.
ＬＡＮ端末２２が接続されているポートの送信負荷が高く、フレームバッファのオーバーフローによりフレームの中継ができない場合、そのポートに接続されているＬＡＮ端末２２の数が「１」であればフレーム送信元のＬＡＮ端末２２に対してＪＡＭ信号を送信して、該ＬＡＮ端末２２の送信を抑制させる。 - 特許庁 - The system controller 41 temporarily stores a plurality of pieces of imaged data in a buffer memory 53, controls an image signal processing part 55, on the basis of the angular velocity in the pitch direction and the imaging interval, applies image composition processing on the plurality of pieces image data, to perform position adjustment and generates one piece of panoramic image data.
システムコントローラ４１は、撮像された複数の画像データを一時的にバッファメモリ５３に記憶させ、ピッチ方向の角速度及び撮像間隔に基づいて画像信号処理部５５を制御して、複数の画像データに対して画像合成処理を施して位置合わせを行い、１枚のパノラマ画像データを生成させる。 - 特許庁 - The bridge device 12 is provided with a busy flag register 23 for setting a busy flag, while a local busy signal LB is received from at least one I/O device 13a or 13b, while having untransmitted transfer data in a bus buffer 21, and while carrying out write access to the I/O devices 13a and 13b.
ブリッジデバイス１２は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタ２３とを備える。 - 特許庁 - The practical data transfer length of data stored in a data buffer 13 is detected, data transfer length commanded from a master device 20 is compared with the practical data transfer length and the data transfer length of smaller length is set in an SCSI interface 11 to perform data transfer processing.
データバッファ１３に記憶されているデータの実質的なデータ転送長を検出し、上位装置２０から指令されたデータ転送長と実質的なデータ転送長との大小関係を比較して値の小さな方のデータ転送長をＳＣＳＩインターフェイス１１に設定し、データ転送処理を実行させる。 - 特許庁 - The optical information recording medium is constituted by laminating successively a metallic reflective layer 11, a recording layer 12 containing a dyestuff formed by a solvent coating method, deformable buffer layer 13, a protective layer 14 or an additional adhesive layer 15, and a second board 17 on a base 10 having a guide groove.
案内溝を有する基板１０上に、金属反射層１１と、溶剤塗布法により形成される色素を含有する記録層１２と、変形可能な緩衝層１３と、保護層１４又は更に接着層１５と、第２の基板１７とを順次積層させてなる光情報記録媒体及びその記録／再生方法である。 - 特許庁 - To provide an optical disk player which can output second data read from a second sector of an optical disk and recorded in a buffer memory when the second sector is designated after outputting first data read from a first sector of an optical disk to a processing circuit for reproducing information, and to provide a program.
情報の再生を行う処理回路に対し、光ディスクの第１セクタから読み出される第１データを出力した後、第２セクタが指示された場合、バッファメモリに既に記録されている第２セクタから読み出された第２データを出力することが可能な光ディスク再生装置、プログラムを提供することを目的とする。 - 特許庁 - A text receiving buffer 5 is provided to a communication terminal 2a, having no bind start right that periodically requests transition to the bind state to a communication opposite party in a timing other than that of normal data transmission, and a specified interval communication start function is provided to a communication terminal 2b having a shake-hand start right.
通常のデータ送信時以外のタイミングでも周期的にバインド状態への遷移を通信相手に要求するバインド開始権限がない側の通信端末２ａに、電文受信バッファ５を設け、さらに、シェイクハンド開始権限がある側の通信端末２ｂには、一定間隔通信開始機能を設ける。 - 特許庁 - The display time data in the pack A-CONT are separated by a display time decoder 51 into display start time data and display end time data, which are impressed to a start comparator 52 and an end comparator 53; and character data are converted by a character data decoder 54 into dot matrix character data for display and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The IP 13 transmits the leading packet A1 included in the plurality of packets A1-A4 buffered by the buffer area 131 to the communicating party node 51 and after the lapse of 15 ms from the transmission of the leading packet A1, the remaining packets A2-A4 are transmitted to the communicating party node 51.
ＩＰ１３は、バッファ領域１３１によりバッファリングされた複数のパケットＡ１〜Ａ４に含まれる先頭のパケットＡ１を通信相手ノード５１宛に送信し、先頭のパケットＡ１が送信された時点から１５ｍｓ経過した後に、残りのパケットＡ２〜Ａ４を通信相手ノード５１宛に送信する。 - 特許庁 - Molding by the die 201 at a central side is performed prior to the outside dies 202 and 203, and coil springs 205 to 210 buffer each of the dies 201 to 203, so that stress exerted on the insulating coating of a non-molded insulating coating rectangular wire 300 is reduced, while a single punch 100 is used.
中央側のダイ２０１により成形動作が外側のダイ２０２、２０３のそれに先行するが、各ダイ２０１〜２０３はコイルスプリング２０５〜２１０は各ダイ２０１〜２０３を緩衝するため、単一のパンチ１００を用いるにもかかわらず、未成形絶縁被覆平角線３００の絶縁被覆に掛かるストレスは低減される。 - 特許庁 - Regions of absolute minimum including regions from x0 to x1 being not overlapped with an image 160 stored until now out of images 162 to be stored newly in a buffer memory are decoded, regions from x2 to x3 being unnecessary any longer out of images 160 already stored are overwritten (S70).
バッファメモリに新たに格納すべき画像１６２のうち、それまで格納されていた画像１６０と重複していないｘ０からｘ１までの領域を含む最小限の領域をデコードし、格納済みの画像１６０のうちもはや必要のないｘ２からｘ３までの領域を上書きする（Ｓ７０）。 - 特許庁 - When an intermediate code image data interpreting part 31 interprets the intermediate code image data to perform a rendering process, if the color designation on/off information is set to invalidate the color information, attribute information including the black information for the process of enhancing resolution is written into a band buffer 14 while no color information is written into it.
中間コード画像データ解釈部３１で中間コード画像データを解釈してレンダリング処理を行う際に、色指定有効／無効情報が色情報を無効とする設定の場合、高解像度化処理のための黒色の情報を含む属性情報をバンドバッファ１４に書き込み、色情報については書き込まない。 - 特許庁 - This processing is repeated for all of the plurality of images to be printed by one time main scanning and when data of all images for that line are collected in the band buffer, similar processing is repeated for the next line, and when data of the number of lines required for one band are collected for all images, these data are printed.
以上の処理を１回の主走査で印刷する複数の画像のすべてについて繰り返し、当該ラインについて全画像のデータがバンドバッファにそろったら、次のラインについて同様の処理を繰り返し、１バンドに必要なライン数分のデータが全画像についてそろったら印刷を行う。 - 特許庁 - In a magnetic disk system, operation clock frequencies of buffer-lock and the other of a magnetic disk device are made different for each SCSI ID, frequency bands of the noise radiation from the magnetic disk are made different for each magnetic disk device, and the device is constituted so that the superimposed noise does not reach a high level even if radiated.
磁気ディスクシステムにおいて、磁気ディスク装置のバッファクロックその他の動作クロック周波数を、ＳＣＳＩ ＩＤ毎に、異なった周波数として、磁気ディスク装置から発生する放射ノイズの周波数帯域を、磁気ディスク装置毎に異なるようにし、放射ノイズが重畳されても高いレベルとならないようにする。 - 特許庁 - In an output buffer circuit, voltage Vref being gate voltage of a PMOS transistor 31 is changed in accordance with voltage of power supply voltage VCC1, a PMOS transistor 32 is serially connected to the PMOS transistor 31, and gate voltage of the PMOS transistor 32 is changed in accordance with the voltage of the power supply voltage VCC1.
電源電圧ＶＣＣ１の電圧に応じてＰＭＯＳトランジスタ３１のゲート電圧である電圧Ｖｒｅｆを変えると共に、ＰＭＯＳトランジスタ３１にＰＭＯＳトランジスタ３２を直列に接続しＰＭＯＳトランジスタ３２のゲート電圧を電源電圧ＶＣＣ１の電圧に応じて変えるようにした。 - 特許庁 - The block fixing metal fitting 21 has a position adjusting function 24 for adjusting a fixing position in a vertical direction, and the erosion preventive buffer member 19 has an opening 20 sufficient for making a vertical position adjustment by the block fixing metal fitting 21 in the fixed state of the block fixing metal fitting 21.
ブロック固定用金具２１は、上下方向に固定位置を調整できる位置調製機能２４を有するとともに、浸食防止緩衝部材１９は、ブロック固定用金具２１が固定された状態でブロック固定用金具２１による上下方向の位置調整ができるに十分な開口部２０を備えている。 - 特許庁 - The video distribution service system is equipped with an input means for designating an image in streaming data in real time, a means for storing identification information of the image designated by the input means, and a means for transferring the identification information to a server side in place of providing a memory except a buffer for streaming reproduction in a receiver terminal.
受信端末にストリーミング再生のためのバッファ以外のメモリを設けず、その代わりに、ストリーミングデータ中の画像をリアルタイムに指定する入力手段と、その入力手段により指定された画像の識別情報を格納する手段と、該識別情報をサーバ側に転送する手段とを設ける。 - 特許庁 - In communication application CA, a first receiving and reproducing process for decoding and displaying one-frame image data while receiving the data and a second receiving and reproducing process for receiving the one- frame image data and, after temporarily storing the received data in an intermediate buffer memory 50, reading out, decoding, and displaying the data are executed.
通信アプリケーションＣＡでは、１フレームの画像データを受信しながら復号して表示する第１の受信再生処理と、１フレームの画像データを受信し、受信した画像データを中間バッファメモリ５０に一旦格納した後、読み出して復号して表示する第２の受信再生処理とを実行する。 - 特許庁 - When oscillation starts with the initial rise in a power supply, all inversion buffers 11-13 are activated to raise current capability, and when oscillation is stabilized by clocking, until a given time by a counter 140, the inversion buffer selected by capability selection pads 134-136 is non-activated, to lower the current capability.
電源が立ち上がって発振を開始した時点では全ての反転バッファ１１−１３を活性化して電流能力を上げ、カウンタ１４０により所定の時間まで計時して発振が安定した時点で、能力選択パッド１３４−１３６によって選択された反転バッファを非活性化して電流能力を下げる。 - 特許庁 - To satisfactorily maintain phase noise over a wide frequency range and also to reduce power consumption in an orthogonal oscillation circuit, where 1st and 2nd voltage-controlled oscillator circuits and 1st and 2nd buffer amplifier circuits are connected in a ring shape and which generates a high frequency signal that is equal in frequency and has phase shifted by 90°.
第１および第２の電圧制御発振回路と、第１および第２のバッファ増幅回路とをリング状に接続して、周波数が等しく、位相が９０°ずれた高周波信号を発生する直交発振回路において、広い周波数レンジに亘って位相ノイズを良好に維持すると共に消費電力が少なくする。 - 特許庁 - Then a transmitter side memory controller 12 reads the stored video data in response to a timing when the synchronizing signal is detected and outputs the data from a transmitter side buffer 15, the synchronous detection circuit 13 inserts a synchronous code between the video data, and the data transmitter transmits the video data with the synchronous code inserted thereto to a data receiver 2.
そして、送信側メモリコントローラ１２により同期信号を検出したタイミングに応じて、記憶した映像データを読出して送信側バッファ１５から出力させると共に、同期検出回路１３により映像データ間に同期コードを挿入し、同期コード入り映像データをデータ受信装置２に送信する。 - 特許庁 - To suppress a several-% decrease in lightness due to narrowing of a display gradation width caused by a bit shift when a display device employs constitution wherein color reduction is performed by a bit shift to suppress in-use capacity of a frame buffer small when a high-resolution video signal is input and then its bit width is restored in reading thereof.
表示装置において、高解像度の映像信号が入力された時に、フレームバッファの使用容量を抑えるためビットシフトによる減色を行い、その読み出しでビット幅を復元する構成をとった場合、ビットシフトによって表示階調幅が狭まり明るさが数％落ちてしまうのを抑える。 - 特許庁 - The monitor object apparatus 1 measures a time required to transmit a data group to a monitor terminal 2 when receiving a monitoring request to inform the monitor terminal 2 about variations in the required time, and the monitor terminal 2 reads the data from a reception buffer 21 after awaiting a wait time when receiving the first data group and starts display processing.
モニタ対象装置１は、モニタリング要求を受ければデータ群をモニタ端末２に送るのにかかる時間を計測して所要時間の揺らぎをモニタ端末２に通知し、モニタ端末２は、最初のデータ群を受信した時に待機時間だけ待ってから受信バッファ２１からデータを読み出して表示処理を開始する。 - 特許庁 - A communication controlling part 16 for receiving integrated printing data from a host unit 30, a header separating part 17 for separating header data and printing data, a printing controlling part 26 for analyzing the separated header data and executing a printing preliminary process, and a data transfer part 18 for transferring the printing data to a printing buffer 27 are provided.
ホスト装置３０からの統合印刷データを受信する通信制御部１６と、ヘッダデータと印刷データとに分離するヘッダ分離部１７と、分離したヘッダデータを解析して印刷準備処理を行う印刷制御部２６と、印刷データを印刷バッファ２７に転送するデータ転送部１８を設ける。 - 特許庁 - The method has a step of detecting a pattern matching each lane based on a specific pit string, a step of determining a delay quantity to be added to one or more lanes which have detected the pattern matching, and a step of reading a received signal from a received signal buffer of one or more lanes according to the delay quantity.
当該方法は、前記レーン毎に特定のビット列に基づきパターンマッチングを検出する段階、前記パターンマッチングが検出された１又は複数のレーンに付加すべき遅延量を定める段階、及び前記遅延量に従い、前記１又は複数のレーンの受信信号バッファから受信信号を読み出す段階、を有する。 - 特許庁 - The output buffer circuit 1 is provided with a first level converter circuit 21 for outputting a signal B with a ground and an external output interface power supply potential VDH, defined as amplitude range on the basis of a data input signal A with the ground and a power supply potential VDL, at a semiconductor chip core side defined as an amplitude range.
出力バッファ回路１は、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とするデータ入力信号Ａに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｂを出力する第１レベルコンバータ回路２１を備えた。 - 特許庁 - In the data link transmitting part in a wireless packet communication system, a plurality of IP packets are stored in one data link frame and transmitted by a buffer 12 so that overhead due to a header and error correction code to be added in a data link layer and a physical layer can be reduced, and through-put can be improved.
無線パケット通信システムのデータリンク送信部において、複数のＩＰパケットをバッファ１２で、１つのデータリンクフレームに格納して、送信することにより、データリンク層ならびに物理層で付加されるヘッダならびに誤り訂正符号によるオーバーヘッドを少なくし、スループットを向上させることができる。 - 特許庁 - When drawing graphics on a frame buffer 22 on which picture data of the background is developed, the half tone between the color of a first pixel of a portion of the background contacting the outline of the graphic and the color of a second pixel of the outline portion of the graphic contacting the first pixel is calculated and stored in a halftone storing region 25.
背景の画像データが展開されたフレームバッファ２２上に図形を描画するとき、図形の輪郭に接する背景の部分の第１のピクセルの色と、この第１のピクセルに接する図形の輪郭部分の第２のピクセルの色との中間色を計算して中間色保持領域２５に保持する。 - 特許庁 - The sequence control system 1 is provided with a unit sequence 13 carrying out a series of operations from an operation start to an operation finish of a unit, and an operation scheduler 11 having the unit sequence 13 carry out operations so as to conform to completion conditions of the unit in accordance with operation schedule data stored in a data buffer 12x.
シーケンス制御システム１は、ユニットの運転開始から運転終了までの一連の動作を実行するユニットシーケンス１３と、データバッファ１２ｘに記憶された運転スケジュールデータに従って、当該ユニットの完了条件に適合するようにユニットシーケンス１３の動作を実行させる運転スケジューラ１１とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
