「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 444 445 446 447 448 449 450 451 452 .... 476 477 次へ＞- This bitrate control method executes bitrate control by separating a video sequence formed only with intra pictures, into picture group units, slice units, and macroblock units, and can prevent overflow and underflow of a buffer by guiding the bitrate control so that a predetermined amount of bits can be generated when encoding is performed.
本発明によるビット率制御方法は、イントラピクチャーのみで構成された動画シーケンスを、ピクチャーグループ単位、スライス単位及びマクロブロック単位で分離してビット率制御を行い、符号化時に一定のビット量が発生するように誘導することによってバッファのオーバーフロー及びアンダーフローを防止できる。 - 特許庁 - At the time of subjecting a multilayer electrically conductive film 5 composed by laminating a silver series thin film 3 and transparent oxide thin films 2 and 4 essentially consisting of indium oxide to etching with an etchant essentially consisting of sulfuric acid and nitrid acid, the etching is executed by using an etchant contg. a buffer for suppressing the volatilization of nitric acid.
銀系薄膜３と、酸化インジウムを主成分とする透明酸化物薄膜２、４とを積層して構成される多層導電膜５を、硫酸と硝酸を主成分とするエッチャントによりエッチングする際に、エッチャントに硝酸の揮発を抑える為のバッファーが含有しているエッチャントを用いてエッチングすること。 - 特許庁 - A controller 17 generates normalized activities N-act1, N-act2 that are normalized at a different range and adaptively select a quantization scale Q in response to the occupancy quantity of a buffer memory 16 or a quantization scale adjusted by the normalized activity N-act1 or N-act2 based on an average activity avg-Act obtained by coding a preceding frame.
コントローラ１７は、異なるレンジで正規化した正規化アクティビティN_act1，N_act2を生成し、さらに、バッファメモリ１６の占有量に応じた量子化スケールＱと、正規化アクティビティN_act1或いはN_act2で調整した量子化スケールとを、前フレームの符号化の際に求めた平均アクティビティavg_Actに基づいて適応的に切り換える。 - 特許庁 - In the light modulator, a window 6 where a buffer layer 4 is removed is disposed on one phase shift optical waveguide 3a; and a phase adjusting section 7 comprising a substance having a lower refractive index than that of a substance constituting the optical waveguide 3 is disposed in at least a partial region on the phase shift optical waveguide 3a in the window 6.
一方の位相シフト光導波路３ａ上において、バッファ層４を除去した窓部６が配置され、光導波路３を形成する物質よりも屈折率の低い物質からなる位相調整部７が、窓部６における位相シフト光導波路３ａ上の少なくとも一部の領域に配置されている。 - 特許庁 - When receiving the prize ball BUSY signal, the game control means carries out the processing of subtracting the number designated by the prize ball control signal from the contents of a total prize ball buffer for memorizing the number of prize balls to be put out and then outputs the subsequent prize ball control signal when the number of prize balls yet to be put out is memorized.
遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、賞球払出数を記憶する総賞球数バッファの内容から賞球制御信号で指定した数を減算する処理を行った後に、未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁 - Since a buffer controller 9 adds padding data to an MPEG stream outputted from a video encoder/decoder 8 as shown on the top stage of the figure according to GOP data amount adjustment processing as shown in the middle stage of the figure, the head of each GOP is recorded while the head of each GOP is surely made to coincide with the boundary of a cluster.
ＧＯＰデータ量調整処理によれば、図１０の上段に示すようにしてビデオエンコーダ／デコーダ８から出力されるＭＰＥＧストリームに対し、図１０中段に示すように、バッファコントローラ９によりパディングデータが追加されるので、各ＧＯＰの先頭は、必ずクラスタの境界と一致して記録されることになる。 - 特許庁 - A buffer 6 buffering swinging contact of a seedling checking rod 5 is set against a seedling checking rod 5 checking the upper surface of a seedbed, and on the upper surface of a seedling tank 4 having a seedling drawing out belt 1 at the bottom and drawing out the seedlings to the seedling outlet 3 side on which a seedling planting craw acts while reciprocating horizontally.
底部に苗繰出ベルト１を有して左右方向往復移動しながら苗を苗植付爪の作用する苗取出口３側へ繰出す苗タンク４の上面に、この苗床部の上面を押えて繰出案内する苗押え杆５と対向して、この苗押え杆５の揺動接当を緩衝する緩衝体６を設ける。 - 特許庁 - Since the buffer layer containing the plasticizer such as glycerol absorbs the stress (shock) burdened on the coloring-matter layer, the falling off of the coloring-matter layer from the inside of a wrapping material is effectively prevented even in the case where friction force or the like is burdened on the wrapping material, and the coloring matter is smoothly transferred onto the surface of food by heat cooking.
グリセリンなどの可塑剤を含む緩衝層が色素層に負荷されるストレス(衝撃)の吸収体になるため、包材に摩擦力などが負荷されたとしても、色素層が包材内面から脱落することが有効に防止され、加熱調理によって色素が食品の表面にスムーズに転写される。 - 特許庁 - The camera part 25 outputs the subject image data photographed at each prescribed time through a camera I/F 26 based on the successive photographing instruction, and the control part 20 temporarily stores the subject image data in the buffer memory of an RAM 20b, and updates the subject images at each prescribed time to display mirror images at a sub-display part 18.
カメラ部２５は、連続撮影命令に基づいて、所定時間毎に撮影した被写体画像データをカメラＩ／Ｆ２６を経由して出力すると、制御部２０はＲＡＭ２０ｂのバッファーメモリに一旦格納し、サブ表示部１８に被写体画像を所定時間毎に更新してミラー画像を表示する。 - 特許庁 - If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.
フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁 - An internal CPU 13 refers to the status information to decide it to be a null packet, and, in need of an output for an HSD, instructs a DMA controller 15 to transfer the heading 4 bytes of the TS packet to an HSD output 102 as well as sending information for showing it is a null packet, thereby releasing a buffer in the memory 16.
内蔵ＣＰＵ１３はステータス情報を参照し、ヌルパケットと判断すると、ＨＳＤに出力を要する場合、ＤＭＡ制御部１５にＴＳパケットの先頭４バイトをＨＳＤ出力１０２へ転送する指示と、ヌルパケットであることをも示す情報を出し、内蔵メモリ１６のバッファを解放する。 - 特許庁 - The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.
また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁 - On a sapphire substrate 11, a GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated sequentially and the quantum well active layer 14 has a well layer sandwiched by a pair of partition wall layers.
サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁 - When a reset operation or a power-off operation is performed from a control panel (or a host computer) (902), a job stored in a page buffer is recognized according to a job management table (905), and the transmission source (host computer) of the print job stored in the table is notified that the print job is to be eliminated (canceled) (908).
操作パネル（またはホストコンピュータ）からリセット操作または電源オフ操作が行なわれると（９０２）、ページバッファに格納されたジョブをジョブ管理テーブルにより認識し（９０５）、該テーブルに格納されている印刷ジョブの送信元（ホストコンピュータ）に、当該印刷ジョブが削除（キャンセル）されることを通知する（９０８）。 - 特許庁 - The scattered light, generated on the rear surface of the InP substrate 1, is prevented from reaching the light receiving section adjoining that to which light is made incident by absorbing the light by inserting an InGaAs scattered light preventing layer 7 sandwiched between InP buffer layers 9 and 10 between the substrate 1 and an InGaAs light-absorbing layer 5.
ＩｎＰ基板１とＩｎＧａＡｓ光吸収層５の間に、ＩｎＰバッファー層９、１０間に挟まれたＩｎＧａＡｓ散乱光防止層７を挿入し、ＩｎＰ基板の裏面で生じた散乱光を吸収させ、光が入射した受光部に隣接する受光部へ散乱光が到達しなくした。 - 特許庁 - Before a bit map image bit map developed to a band memory secured on a work buffer memory 105 of a RAM part is transferred to a recording part 110 for recording the bit map image, a video signal control circuit 111 transmits the number of offset lines which become white parts in the band and the number of lines to be printed to a controller in the recording part 110.
ビデオ信号制御回路１１１がＲＡＭ部のワークバッファメモリ１０５上に確保されるバンドメモリにビットマップ展開されるビットマップイメージの記録部１１０への転送前に、該バンド中で白地となるオフセットライン数と印刷されるライン数を記録部１１０内のコントローラにあらかじめ送信する構成を特徴とする。 - 特許庁 - The display time data in the (D) pack are separated into display start time data and display end time data by a display time decoder 51 and are applied to a start comparator 52 and an end comparator 53, and the character data are converted into dot matrix character data for a display by a character data decoder 54, and are stored in a buffer 55.
Ｄパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The substrate 1 for growing the electro-optic single crystal thin film is provided for epitaxially growing a BTO single crystal thin film 6 or the like on an Si (001) substrate 2, wherein two or more layers of buffer layers 3, 4, 5 for buffering the lattice mismatch between Si and BTO are formed on the Si (001) substrate 2.
Ｓｉ（００１）基板２上にＢＴＯ単結晶薄膜６等をエピタキシャル成長させるための電気光学的単結晶薄膜成長用基板１であって、Ｓｉ（００１）基板上にＳｉとＢＴＯとの格子不整合を緩衝する緩衝層３，４，５が２層以上形成されている。 - 特許庁 - In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.
ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁 - When a slot assigning part 54 of a base station 11 is to assign the time slot on the basis of the number of packets in a transmission buffer 65 for each down subscriber station measured by a packet number measuring part 66, the time slot is assigned on the basis of a value subtracting the number of assigned packets stored in a slot assignment storage part 67.
基地局１１のスロット割当部５４が、パケット数計測部６６により計測した下り加入者局毎送信バッファ６５中のパケット数に基づいてタイムスロットを割り当てる際に、スロット割当記憶部６７に記憶されている既に割り当てられているパケット数を減算した値に基づいて割り当てる。 - 特許庁 - A semiconductor integrated circuit is provided with: a DLL circuit 101a for outputting n pieces of clock signals CKi (i is 1 to n) delayed from a reference signal RCLK by a delay time of i×T; a DCMP circuit 103a; and a buffer insertion circuit 102a provided with n pieces of buffers B1 to B16 corresponding to n pieces of the clock signals CKi.
基準信号ＲＣＬＫから遅延時間ｉ×Ｔだけ遅れたｎ個のクロック信号ＣＫｉ（ｉは１〜ｎ）を出力するＤＬＬ回路１０１ａと、ＤＣＭＰ回路１０３ａと、ｎ個のクロック信号ＣＫｉに対応したｎ個のバッファーＢ１〜Ｂ１６を備えたバッファー挿入回路１０２ａとを有する。 - 特許庁 - The data driving integrated circuit device includes a gamma decoding section which receives differential gamma data transmitted from a timing control section 500 at its input and decodes and outputs the data, a digital/analog conversion section which converts the decoded differential gamma data into an analog voltage value, and a buffer section which amplifies and outputs the analog voltage value.
データ駆動集積回路装置は、タイミング制御部５００から伝えられる差動ガンマデータを入力に受けてデコーディングして出力するガンマデコーディング部、前記デコーディングされた差動ガンマデータをアナログ電圧値に変換するデジタル／アナログ変換部、及び前記アナログ電圧値を増幅して出力するバッファー部を含む。 - 特許庁 - The processing part 132 determines whether or not the acquired data are valid in byte unit, generates an identifier thereof, make an internal buffer memory 122 retain the both in association with each other, and provides a control signal for requesting an operation start to a word/byte transformation processing part 151 every processing of data in burst unit.
識別子処理部１３２は、取得したデータが有効であるか否かをバイト単位で判定し、識別子を生成し、互いに関連付けて内部バッファメモリ１２２に保持させ、バースト単位のデータを処理する毎に、動作開始を要求する制御信号をワード／バイト変換処理部１５１に供給する。 - 特許庁 - A buffer layer 12 made of a metal oxide and a lower electrode layer 13 made of a conductive oxide having a perovskite structure are epitaxially grown on an Si single crystal substrate 11. a ferroelectric layer 14 made of SBT is further grown epitaxially with its (c) axis tilted to 45-55° from a direction perpendicular to the substrate.
Ｓｉ単結晶基板１１上に、金属酸化物からなるバッファ層１２、ペロブスカイト構造の導電性酸化物からなる下部電極層１３をエピタキシャル成長させ、さらにＳＢＴからなる強誘電体層１４を、そのｃ軸を基板に垂直な方向から４５〜５５°傾けてエピタキシャル成長させる。 - 特許庁 - An area 215 for a unit frame for preparing drawing data by a VDP 183 is provided in a video RAM 204 of a display controller 83, and the prepared drawing data are transferred through a signal path SC1 for drawing signals to an image processing device 206 and stored in a buffer 214 for the device.
表示制御装置８３のビデオＲＡＭ２０４にはＶＤＰ１８３によって描画データが作成される単位フレーム用エリア２１５が設けられており、この作成された描画データは描画信号用の信号経路ＳＣ１を通じて画像処理デバイス２０６に転送されてデバイス用バッファ２１４に格納される。 - 特許庁 - The method for producing the gumi candies comprises a process of preparing a collagen peptide solution through adding collagen peptide and yeast extract to water or a buffer liquid followed by adding at least one kind selected from the group consisting of catechin derived from vegetables, tannin, and citron polyphenol, and a process of mixing the collagen peptide solution thus obtained with a candy base.
該グミキャンディは、水又は緩衝液にコラーゲンペプチド及び酵母エキスを添加し、その後植物由来カテキン、タンニン及びゆずポリフェノールからなる群より選ばれる１種類以上を添加してコラーゲンペプチド溶液を調製する工程、得られたコラーゲンペプチド溶液をキャンディベースと混合する工程を経て製造される。 - 特許庁 - A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.
プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁 - The semiconductor memory device includes a buffer section which generates a wordline drive signal for enabling the wordline of a memory cell in response to a row address signal and a driver section which generates a wordline reset signal for disabling the wordline in response to the row address signal, a mode register wordline signal and a refresh wordline signal.
本発明の半導体メモリ装置は、ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、ロウアドレス信号、モードレジスタワードライン信号及びリフレッシュワードライン信号に応答してワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部とを含む。 - 特許庁 - Initialization commands (NR) given from a command input buffer 2 are decoded, initialization operation mode indicating signals are generated by an initialization command decoding circuit 3a, when all of these initialization operation mode indicating signals are made active states in the prescribed sequence, a normal command decoding circuit 3b is activated by an initial setting control circuit 3c.
コマンド入力バッファ（２）から与えられる初期化コマンド（ＮＲ）をデコードし、初期化動作モード指示信号を初期化コマンドデコード回路（３ａ）から発生し、この初期化動作モード指示信号が所定のシーケンスですべて活性状態とされたときに、初期設定制御回路（３ｃ）により、通常コマンドデコード回路（３ｂ）を能動化する。 - 特許庁 - In this voltage controlled oscillator, parasitic element components that occur between both soldered lands can be reduced remarkably by arranging the soldered land 5a of the collector terminal 3 of a transistor 1 of oscillation and the soldered land 5b of the emitter terminal 4 of a transistor 2 for a buffer amplifier parallelly and also at the nearest positions.
電圧制御発振器において発振用トランジスタ１のコレクタ端子３の半田付けランド５ａとバッファアンプ用トランジスタ２のエミッタ端子４の半田付けランド５ｂが平行かつ最寄りに配置することで、両半田付けランドとの間に発生する寄生素子成分を格段に低減させることができる。 - 特許庁 - Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.
画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁 - A heterojunction field effect transistor 1 is fabricated by depositing an AlN buffer layer 3, a first GaN layer 4, an AlGaN barrier layer 5, and a second GaN layer 6 in this order on an SiC substrate 2 whose front face is a C surface, and then forming a source electrode 7, a drain electrode 8, and a gate electrode 9 on the GaN layer 6.
ヘテロ接合電界効果型トランジスタ１は、表面がＣ面であるＳｉＣ基板２の上にＡｌＮバッファ層３、第１のＧａＮ層４、ＡｌＧａＮバリア層５、および第２のＧａＮ層６をこの順番に積層して、ＧａＮ層６の上にソース電極７、ドレイン電極８およびゲート電極９形成する。 - 特許庁 - In the format converter that converts a data stream of the VR standard into a data stream of the Video standard, when the data stream of the VR standard is converted into a stream of the Video standard and decoded, the conversion processing is carried out so that an input buffer provided to a decoder side cannot be overflowed or underflowed.
ＶＲ規格のデータストリームをVideo規格のデータ形式に変換するフォーマット変換装置において、ＶＲ規格のデータストリームに対し、それがVideo規格に変換されてデコードされる際に、デコーダ側に設けられたインプットバッファがオーバーフローまたはアンダーフローしないように変換処理を施すようにしている。 - 特許庁 - A data receiving terminal equipment judges that a data receiving state is poor by using a buffer content 18 and a receiving bit rate 19 of a radio terminal equipment, informs the that user the data receiving state is poor by using an alarm display signal 19, and urges to move to a place where the data receiving state is good.
上記課題は，無線端末のバッファ量１８、受信ビットレート１９を用いて、データ受信状態が悪いことを判定し、警告表示信号１９を用いてユーザにデータ受信状況が悪いことを通知し、データ受信状況のよくなる場所への移動を促すことによって解決される。 - 特許庁 - Further, a frame position decision means 37 decides a frame position to be processed on the basis of the number of frame data acquired from the number of stored data detection means 36 and storable furthermore in the frame buffer 33, and a frame position update means 34 instructs the frame separate means 31 on the decided frame position to be processed next.
また、データ蓄積数検出手段３６から取得したフレームバッファに更に保持可能なフレームデータの数に基づいて次に処理するフレーム位置をフレーム位置決定手段３７により決定し、フレーム位置更新手段３４によりフレーム分離手段３１に対して決定された次に処理するフレーム位置を指示する。 - 特許庁 - To provide a buffer sheet for press, which is excellent in durability of repeated use, which is capable of making the pressing pressure applied to the surface of a workpiece uniform and suppressing a stretch and sliding of the workpiece due to pressing by being provided between a press machine such as a hot plate and the workpiece.
熱盤などのプレス盤と、被処理物との間に介在されることにより、当該被処理物の表面に付与されるプレス圧力を均一なものとすることができるとともに、プレスに伴う被処理物の伸びおよび滑りを抑制することができる、繰り返し耐久性に優れたプレス用緩衝シートを提供することにある。 - 特許庁 - In compression processing, a rotation processing section 12 applies rotation processing to image data by reading the image data from an input block buffer 13 in a read sequence according to a rotation angle, a compression processing section 14 applies compression processing to the image data in the unit of bands to generate compression codes, and a memory 15 stores the compression code.
圧縮処理に際して、回転処理部１２で回転角度に応じた読み出し順序で入力用ブロックバッファ１３から画像データを読み出すことによって回転処理を行い、次いで圧縮処理部１４でバンド単位に圧縮処理して圧縮コードを生成し、その圧縮コードをメモリ１５に記憶する。 - 特許庁 - A buffer 166A outputs successively sample data of audio data included in the sync-block making a sync-block corresponding top a scan number corresponding to the most sync-block out of sync-blocks stored in a memory space corresponding to ECC blocks of two pieces of the SDRAM163 for each channel and for each field as the sync-block to be used.
バッファ１６６Ａは、各フィールドについて、チャネル毎に、ＳＤＲＡＭ１６３の２個のＥＣＣブロックに対応したメモリ空間に記憶されているシンクブロックのうち、最も多くのシンクブロックが該当するスキャン番号に対応したシンクブロックを使用するシンクブロックとし、そのシンクブロックに含まれるオーディオデータのサンプルデータを、順に出力する。 - 特許庁 - When the development of the print data stored in the storage means is started after the start of the storing of it in the storage means but before the completion of it and, in addition, the development reaches an input process, and the storage means stores no more print data, a storage area for the received print data is switched to the reception buffer.
記憶手段への保存開始後その完了前に記憶手段に記憶されている印刷データの展開を開始した場合において該展開が入力処理に追いついて記憶手段に印刷データが存在しなくなったときは、受信する印刷データの保存先を受信バッファに切り替える。 - 特許庁 - Whereupon, a CPU 1010 of the special pattern display device 100 executes an interruption, receives it through a data receiver circuit 1140 to buffer it in a RAM 1090, and controls the drive of an image processing LSI 1060 according to the command to thereby make a desired display on an LCD panel 1120.
すると、特別図柄表示装置１００のＣＰＵ１０２０は割り込み処理を実行し、データ受信回路１１４０を介してこれを受信しＲＡＭ１０９０にバッファリングすると共に、このコマンドにしたがって画像処理用ＬＳＩ１０６０を駆動制御してＬＣＤパネル１１２０に所望の表示を行わせる。 - 特許庁 - A buffer material 32A has an annular shape having an inner diameter larger than an outer diameter of a seal material 18 and is arranged between a flat surface 1430 of a flange 1404 of the first joint member 14 and a flat surface 1630 of a flange 1604 of the second joint member 16 under a condition of nipped by a connection means 20.
緩衝部材３２Ａは、シール材１８の外径よりも大きい内径を有する環板状を呈し、第１継手部材１４のフランジ１４０４の平坦面１４３０と、第２継手部材１６のフランジ１６０４の平坦面１６３０との間に、連結手段２０により挟持された状態で配設されている。 - 特許庁 - This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).
デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁 - By setting the designated number of bits to a small number, the display of large size is achieved when reading still picture data from the display memory 20 and displaying a still picture on the display panel 140, while part of a plurality of buffer circuits in a gradation voltage generation circuit 36 is controlled to be in a non-active state.
指定ビット数を小さなビット数とすることによって、表示メモリ２０から静止画データを読み出して表示パネル１４０に静止画を表示する際に、大きなサイズの表示を可能とする一方、階調電圧生成回路３６の複数のバッファ回路の一部を非活性状態に制御する。 - 特許庁 - The printer comprises a plurality of interface sections (111a, 111b) being connected, respectively, with a plurality of storage sections, a control section (112) for controlling the buffering of the storage sections, and a buffer management section (104) which can set the set value related to buffering at an arbitrary timing for the control section (112).
複数の記憶部の各々と接続する複数のインタフェース部（１１１ａ，１１１ｂ）と、インタフェース部（１１１ａ，１１１ｂ）を介して、記憶部に対しバッファリングの制御を行う制御部（１１２）と、制御部（１１２）に対し任意のタイミングでバッファリングに関する設定値を設定することができるバッファ管理部（１０４）とを備えた。 - 特許庁 - This stable aqueous medicine composition contains a buffer solution and 5-isopropyl-pyridine-2-sulfonic acid 6-(2-hydroxy-ethoxy)-5-(2- methoxy-phenoxy)-2-(2-1H-tetrazol-5-yl-pyridin-4-yl)-pyrimidin-4-ylamide as a water-soluble disodium salt, and has a pH value of 8.2 to 10.
水溶性二ナトリウム塩としての５−イソプロピル−ピリジン−２−スルホン酸６−（２−ヒドロキシ−エトキシ）−５−（２−メトキシ−フェノキシ）−２−（２−１Ｈ−テトラゾル−５−イル−ピリジン−４−イル）−ピリミジン−４−イルアミドと緩衝液とを含有することを含み、液体が８．２を超えるが１０以下であるｐＨを有する、安定な水性薬剤組成物。 - 特許庁 - Concerning this information processor, data to be transmitted to a transmission buffer 5 are stored and while confirming the response (transmission disability/transmission permission) from a communication control IC 2 or PCMCIA interface 4 of communication system, the transmitting operation is performed by using a transmission data request (interruption signal) from the communication control IC 2 or PCMCIA interface 4.
送信バッファ５に送信するデータを格納し、通信制御ＩＣ２あるいは通信系のＰＣＭＣＩＡインタフェース４からの応答（送信不可／送信許可）を確認しながら、通信制御ＩＣ２あるいはＰＣＭＣＩＡインタフェース４からの送信データ要求（割込信号）を使用して送信動作を行う。 - 特許庁 - The system is provided with a buffer memory 14 for temporarily storing the image data inputted from the device 17, an affine transformation circuit 13 performing affine transformation processing of the image data of the memory 14, a compression circuit 12 performing compression processing of the image data after the affine transformation and an image bus 5 transmitting compressed data.
イメージ入力機器１７から入力したイメージデータを一時格納するバッファメモリ１４と、このバッファメモリ１４のイメージデータをアフィン変換処理するアフィン変換回路１３と、アフィン変換後のイメージデータを圧縮処理する圧縮回路１２と、圧縮データを伝送するイメージバス５とを具備する。 - 特許庁 - When the task trace function is validated, an execution address for task switching processing of the operating system is set in the debug register, and prescribed task information is housed in the trace buffer at every debug interruption generated by access to the execution address set in the debug register during execution of the application program.
タスクトレース機能を有効にする際に、オペレーティングシステムのタスク切り替え処理の実行アドレスをデバッグレジスタに設定しておき、アプリケーションプログラムの実行中に、デバッグレジスタに設定されている実行アドレスへのアクセスによって発生するデバッグ割り込みのたびに、所定のタスク情報をトレースバッファに格納する。 - 特許庁 - To obtain an image data encoding device for avoiding the fact that compression processing reducing a code amount of image encoding data concentrates in a specific block when an image data is encoded in each block, and for avoiding an overflow of an output buffer memory storing the image encoding data while suppressing a deterioration in image quality.
画像データをブロック毎に符号化する際、画像符号化データの符号量を削減する圧縮処理が特定ブロックに集中するのを回避することができ、これにより画像符号化データを格納する出力バッファメモリのオーバーフローを、画質低下を抑えつつ回避することができる画像データ符号化装置を得る。 - 特許庁 - An output buffer 21 comprises transistors TP1 and TN1 connected between a power line and a ground line, and a resistor R1 connected between a node n1 and an input/output terminal 23.
出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
