「buffer」を含む例文一覧(23848)

＜前へ 1 2 .... 460 461 462 463 464 465 466 467 468 .... 476 477 次へ＞
  • The packet transfer apparatus is provided with a plurality of communication control parts connected to a communication port, a CPU bus commonly connected to each communication control part, a data bus commonly connected to each communication control part, a CPU and a local memory connected to the CPU bus, a buffer memory connected to the data bus, and a bus bridge for connecting the CPU bus and the data bus.
    通信ポートに接続された複数の通信制御部と、各通信制御部に共通に接続されたＣＰＵバスおよび各通信制御部に共通に接続されたデータバスと、ＣＰＵバスに接続されたＣＰＵ及びローカルメモリと、データバスに接続されたバッファメモリと、ＣＰＵバスとデータバスとを接続するバスブリッジとを備える。 - 特許庁
  • A transfer layer composed of a release layer 22, a mask metal pattern 24, the alignment layer 26, a buffer layer 28, an electrode 30, a protective layer 32, and a color filter layer 34 is formed on a temporary substrate 20 without limiting manufacturing conditions and thereafter, the transfer layer is transferred/formed via an adhesive layer 36 on the plastic film 10.
    仮基板２０の上に、剥離層２２、マスク金属パターン２４、配向膜２６、バッファ層２８、電極３０、保護層３２及びカラーフィルタ層３４から構成される転写層を製造条件が制限されることなく形成した後に、プラスチックフィルム１０の上に接着層３６を介して転写層を上下反転した状態で転写・形成する。 - 特許庁
  • The method comprises: a process of forming a photo epoxy buffer layer having a groove pattern on the rear surface of a wafer substrate for marking scribe lines to be diced; a process of etching the substrate along the marking groove in the photo epoxy layer; and a process of cutting the wafer along the etching groove by a mechanical force from the front or rear surface to separate the wafer into singulated IC packages.
    ダイシングされるスクライブ線をマーキングするためにウエーハの基板の裏面に溝パターンを有するフォトエポキシバッファ層を形成する工程、フォトエポキシ層中のマーキング溝に沿って基板をエッチングする工程、表面または裏面から機械的な力によりエッチング溝に沿ってウエーハを切断し、個別のＩＣパッケージに分離する工程からなる。 - 特許庁
  • The device consists of a buffer 20 which outputs clock signals inputted from a PC 12, a band pass filter circuit 22 which is composed of R, L and C elements, a rectifying circuit 24 which coverts selected signals into d.c., a comparator 26 which outputs the signals converted into d.c. to a timing controller 16 and executes resetting, and a logical arithmetic element 28.
    ＰＣ１２から入力されたクロック信号を出力するバッファ２０と、Ｒ、Ｌ、Ｃの各素子で構成するバンドパスフィルタ回路２２と、この選択された信号を直流に変換する整流回路２４と、直流に変換された信号をタイミングコントローラ１６に出力してリセットを行うコンパレータ２６、論理演算素子２８とよりなるものである。 - 特許庁
  • The nozzle unit is disposed in plural numbers in an perpendicularly upper side of the substrate, each being equipped with a specific housing part, a slit for passing the etching liquid, and a guide part so as to allow the etching liquid supplied from the nozzle to etch the substrate surface while spilling and flowing, and with a buffer barrier wall to prevent an excessive flow of the etching liquid.
    ここで、前記ノズル部は、基板の垂直上部側に複数設置され、また、ノズル部から供給されるエッチング液があふれて流れながら基板の表面に沿ってエッチングがなされるように特有の収容部、エッチング液通過スリット及びガイド部を備え、エッチング液の過度な流出を防ぐための緩衝隔壁を備える。 - 特許庁
  • A method for manufacturing the III nitride semiconductor light- emitting element having the high light-emitting intensity comprises the step of providing the light-emitting part having a barrier layer made of the III nitride semiconductor, containing nitrogen(N) and a group V element other than nitrogen and a light-emitting layer via a buffer layer on the Si substrate and having superior crystallinity of a lattice-matching heterojunction structure.
    Ｓｉ基板上に緩衝層を介して、窒素（Ｎ）と窒素以外の第Ｖ族元素とを含むＩＩＩ族窒化物半導体からなる障壁層と発光層とからなる格子整合系のヘテロ接合構造の結晶性に優れる発光部を設けることにより、高発光強度のＩＩＩ族窒化物半導体発光素子を得る。 - 特許庁
  • For example, when the sector capacity of the flash memory is 2048 bites and the sector capacity of the storage device is 512 bites, a data transfer control part 8 starts data transfer to the flash memory from the buffer memory in timing according to 0h, 200h, 400h and 600h when inputting the low 2 bits 00, 01, 10 and 11 of the media sector address.
    例えば、フラッシュメモリのセクタ容量が２０４８バイトで記憶装置のセクタ容量が５１２バイトである場合において、データ転送制御部８はメディアセクタアドレスの下位２ビット００、０１、１０，１１が入力されるとそれぞれカラムアドレス０ｈ、２００ｈ、４００ｈ、６００ｈに対応するタイミングでバッファメモリからフラッシュメモリへのデータ転送を開始する。 - 特許庁
  • During a horizontal blanking term (H_BLK) while outputting Video data from a multiplexer using eight signal lines, a multiplexer MUX is switched by a switching signal synchronized to a horizontal synchronizing signal of the Video data, and LCD data are supplied to a line memory that is a display buffer by using 18 pieces of signal lines (DATA "0 to 17").
    Ｖｉｄｅｏデータをマルチプレクサから８本の信号線を使って出力させているときの水平ブランキング期間中（Ｈ＿ＢＬＫ）に、Ｖｉｄｅｏデータの水平同期信号に同期した切替信号によってマルチプレクサＭＵＸを切り替えて、ＬＣＤデータを１８本の信号線（ＤＡＴＡ［０〜１７］）を使って表示用バッファであるラインメモリに供給する。 - 特許庁
  • The electrostatic speaker comprises: the vibrating membrane formed of a thin film-like member; a flat electrode disposed opposite to the vibrating membrane and having electrical conductivity and acoustic transparency; and a buffer member disposed between the vibrating membrane and the flat electrode and formed of a material which is apart from that of the vibrating membrane on the triboelectric series.
    静電型スピーカは、薄膜状部材からなる振動膜と、前記振動膜に対向して配置される導電性の音響透過性を有する平面電極と、前記振動膜と前記平面電極との間に配置され、前記振動膜とは帯電列上において離れた材料で形成される緩衝部材と、を備えることを特徴とする。 - 特許庁
  • The device includes: a shared ES ring buffer 113 for storing an inputted AES frame, a decoder 120 for decoding the stored AES frame and outputting PCM data, and a packetizer 130 for converting the stored AES frame into an IEC frame and outputting the IEC frame based on an output timing of the PCM data.
    本発明にかかるデータ処理装置は、入力されるＡＥＳフレームを格納する共用ＥＳリングバッファ１１３と、格納されたＡＥＳフレームをデコードし、ＰＣＭデータを出力するデコーダ１２０と、格納されたＡＥＳフレームをＩＥＣフレームに変換し、ＰＣＭデータの出力タイミングに基づいて、ＩＥＣフレームを出力するパケッタイザ１３０と、を有するものである。 - 特許庁
  • To provide a semiconductor light emitting element which has a buffer layer formed on a semiconductor substrate when necessary and also has a semiconductor layer formed by stacking an n-type or p-type lower semiconductor layer, a light emitting layer and a p-type or n-type upper semiconductor layer, the semiconductor light emitting element having high light emission efficiency for a specified wavelength.
    半導体基板上に、必要に応じて緩衝層を形成し、ｎ型又はｐ型の下側半導体層と、発光層と、ｐ型又はｎ型の上側半導体層とを積層してなる半導体層を持つ半導体発光素子において、特定の波長に対して高い発光効率を有する半導体発光素子を提供することにある。 - 特許庁
  • An organic light emitting display comprises: a frame; a first substrate arranged on the frame and having a display part formed on one side; a second substrate arranged so as to face the first substrate; a driver IC arranged above either the first substrate or the second substrate; and a buffer member formed so as to cover the driver IC.
    フレームと、前記フレーム上に配され、一面上にディスプレイ部が形成される第１基板と、前記第１基板と対面するように配される第２基板と、前記第１基板及び前記第２基板のうちいずれか一方上に配されるドライバＩＣと、前記ドライバＩＣを覆うように形成される緩衝部材と、を含む有機発光表示装置。 - 特許庁
  • A DTS generator 17 generates decoding time stamp information representative of the timing where compressed data in a decoding-side input buffer 22a are read out according to predictively encoded data amounts by channels, and a formatting circuit 19 formats the speech signal into packets each having a packet header including decoding time stamp information and user data including compressed data.
    ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
  • To provide a wire buffer device connecting a wire continuous treating device treating a wire while moving at constant speed and a wire intermittent treating device treating the wire while intermittingly moving, and keeping tension applying to the wire at almost constant in the wire intermittent drawing-in operation in the wire intermittent treating device.
    線材を一定スピードで移動しつつ処理する線材連続処理装置と線材を間欠的に移動しつつ処理する線材間欠処理装置とをシステムとして連結でき、しかも、線材間欠処理装置の間欠的な線材引き込み動作に際して線材に作用する張力をほぼ一定に保つことができる線材バッファー装置を提供する。 - 特許庁
  • A recording and playback apparatus 10 is provided with a drive part 21 performing writing of data to a disk 1, an audio processing part 22 performing coding to audio data, a buffer memory 23 temporarily storing the audio data transferred from the audio processing part 22 to the drive part 21, a management information memory 24 storing management information and a system controller 25.
    記録再生装置１０は、ディスク１にデータの書き込みを行うドライブ部２１と、オーディオデータに対する符号化を行うオーディオ処理部２２と、オーディオ処理部２２からドライブ部２１へ転送されるオーディオデータを一時的に格納するバッファメモリ２３と、管理情報を格納する管理情報メモリ２４と、システムコントローラ２５とを備えている。 - 特許庁
  • This display device (LCD unit 40) comprises the display panel comprising glass substrates 14 and 15, a metallic upper frame 1 which is arranged on the display panel and houses the display panel, and a buffer member 20 which is arranged between the upper frame 1 and the top surface of the glass substrate 15 constituting the display panel and made of a foamed material.
    この表示装置（ＬＣＤユニット４０）は、ガラス基板１４および１５から構成される表示パネルと、表示パネルの上側に配置され、表示パネルを収納するための金属製の上側フレーム１と、上側フレーム１と表示パネルを構成するガラス基板１５の上面との間に配置され、発泡性材料からなる緩衝部材２０とを備える。 - 特許庁
  • In the measuring method of hemoglobin or the like cation exchange liquid chromatography, the column pressure is set to 9.8×104Pa-3.9×106Pa, and measurement is performed using an eluate containing chaotropic ion and an inorganic acid, an organic acid each having buffer capacity with pH4.0-6.8 and/or these salts thereof.
    カチオン交換液体クロマトグラフィーによるヘモグロビン類の測定方法において、カオトロピックイオンを含有し、かつｐＨ４．０〜６．８で緩衝能を持つ無機酸、有機酸及び／またはこれらの塩を含有する溶離液を用い、カラム圧力を９．８×１０^4Ｐａ〜３．９×１０^6Ｐａに設定して測定を行うことを特徴とするヘモグロビン類の測定方法。 - 特許庁
  • A DTS generating unit 17 generates decoding time stamp information, indicating the timing for reading compression data in a decoding side input buffer 22a, in response to the predictively encoded data amount at each channel, and a formatting circuit 19 formats a packet header, containing the decoding time stamp information and a packet which has user data containing the compression data.
    ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁
  • To provide a control circuit capable of generating a proper signal waveform by estimating the load of an output signal from the waveform state of the signal, and changing the set value of an output buffer capable of changing an output current value, as for a device for controlling power supply to an IC such as an ASIC(application specific integrated circuit).
    本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関し、特に出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができる制御回路を提供するものである。 - 特許庁
  • (x) In cases of development activities whose scale is greater than that specified by Cabinet Order, the development design, in order to preserve the environment of the development areas and surrounding areas, shall include setting up of green zones and other buffer zones necessary for preventing deterioration of the environment due to noise, vibrations, etc. considering the matters listed in item (ii) sub-items (a) through (d).
    十　政令で定める規模以上の開発行為にあつては、開発区域及びその周辺の地域における環境を保全するため、第二号イからニまでに掲げる事項を勘案して、騒音、振動等による環境の悪化の防止上必要な緑地帯その他の緩衝帯が配置されるように設計が定められていること。 - 日本法令外国語訳データベースシステム
  • The resending data determining portion 108 acquires the TPC information informed, when base station received first time transmitted data from a TPC information maintaining portion 106, determines a data zone which should be resent based on the TPC information, and outputs it to a data buffer 109, when the NACK signal is informed from a NACK signal detection portion 107.
    再送データ決定部１０８は、ＮＡＣＫ信号検出部１０７からＮＡＣＫ信号が通知された場合、ＴＰＣ情報保持部１０６から、基地局が初回送信データを受信した時に通知したＴＰＣ情報を取得し、そのＴＰＣ情報を基に再送すべきデータ区間を決定し、データバッファ１０９へ出力する。 - 特許庁
  • A frame and line synchronization signal are coupled to the control system from an image frame to be updated to the screen, and the control system is timed based on pulses comprised by the frame and line synchronization signal to input a new image frame to the frame buffer such that the new image frame is not stored onto the image frame being updated.
    画面で更新されるべき画像フレームからのフレーム及びライン同期信号は制御システムに結合され、また更新されつつある画像フレーム上に新たな画像フレームが記憶されない様にフレーム及びライン同期信号に含まれるパルスに基づき制御システムはタイミングをとられて新たな画像フレームをフレーム・バッファに入力する。 - 特許庁
  • An interface processing part 1000 controls that a reception buffer 1100 holds printing data received through a prescribed interface, and makes a message communication with a data analysis part 1200 to detect the interruption of the communication with host terminal equipment, thereby executing a different data finish processing according to the state of the data analysis part 1200.
    インタフェース処理部１０００は、所定のインタフェースを介して受信する印刷データを受信バッファ１１００に保持させるとともに、データ解析部１２００とメッセージ通信を行うことにより、ホスト端末装置との通信が途切れたことを検知して、データ解析部１２００の状態に従い、異なるデータ終了処理を実行する構成を特徴とする。 - 特許庁
  • A base station device 1 related with the communication equipment has a buffer control unit 10 which has a function of transmitting data while performing retransmission control depending on a response from a plurality of terminal devices 2 and sets individual buffers 8b1 for accumulating data transmitted to the plurality of terminal devices 2, for each of the plurality of terminal devices 2.
    本発明の通信装置に係る基地局装置１は、複数の端末装置２からの応答に応じて再送制御を行いつつデータ送信を行う機能を有しており、複数の端末装置２に送信したデータを蓄積するための個別バッファ８ｂ１を複数の端末装置２それぞれについて設定するバッファ制御部１０を有している。 - 特許庁
  • By converting an output voltage obtained from the floating diffusion of a solid-state imaging device into current signals, shifting a DC level by using the current signals, lowering the power supply voltage and outputting it from a drive circuit, the power supply voltage of the output buffer circuit is lowered and power consumption is reduced without lowering the conversion efficiency and the frequency characteristics.
    固体撮像素子のフローティングディフュージョンから得られる出力電圧を電流信号に変換し、該電流信号を用いて直流レベルシフトして電源電圧を下げて駆動回路から出力することにより、変換効率や周波数特性を低下させることなく、出力バッファ回路の電源電圧を下げて消費電力を削減する。 - 特許庁
  • Otherwise, the driving performance of the output buffer of the bus control part is reduced, and the reduction in driving performance is reported to an I/O control part.
    印刷処理を行なわない待機時、或いはバス制御部の温度を検出し予め決めた温度以上になった場合、全体の基準クロックの周波数を許容範囲の動作周波数まで徐々に減少させる、或いは擬似的なＤＭＡ読出しを行なわせ、或いはバス制御部の出力バッファの駆動能力を下げる共にＩ／Ｏ制御部に駆動能力を下げたことを通知する。 - 特許庁
  • The diagnostic kit is constituted of the immunological agglutination reaction reagent, which is prepared by supporting an antigen or antibody, preferably, antigen protein originating from a C-type hepatitis virus gene and a blocking agent, preferably, casein on an insoluble carrier, and a reagent dispersion containing the same substance as the blocking agent supported on the immunological agglutination reaction reagent and a buffer solution.
    不溶性担体に抗原又は抗体、好適にはＣ型肝炎ウイルス遺伝子由来の抗原タンパクとブロッキング剤、好適にはカゼインを担持してなる免疫学的凝集反応試薬と、該免疫学的凝集反応試薬に担持されたブロッキング剤と同一の物質並びに緩衝液を含んでなる試薬分散液とから構成される診断用キット。 - 特許庁
  • The dot thinning-out processing is carried out, instead of by using a pattern, but by checking whether a dot is present at each pixel in a binarized image in an output buffer, generating a random number by a random number generating device each time there is a dot, and comparing the random number with the dot generation probability that a user can set an arbitrary numeral.
    ドットの間引き処理にはパターンを用いるのではなく、出力バッファ内の２値化後の画像において、各ピクセルにドットが存在するか否かをチェックし、ドットが存在するたびに、乱数発生装置によって乱数を発生させ、この乱数とユーザが任意の数値を設定可能なドット生成確率の大小を比較することにより間引き処理を行う。 - 特許庁
  • In this vibration preventing device in which second members 31 and 41 are provided in a first member 20 displaceably with respect to the first member 20 and which dampens vibrations applied to the second members 31 and 41 from the first member 20, buffer means 30 and 40 absorb vibrations of the second members 31 and 41 to the first member 20.
    第１の部材２０の内部に第１の部材２０に対して変位可能に第２の部材３１、４１が設けられ第１の部材２０から第２の部材３１、４１にかかる振動を緩衝する防振装置１において、緩衝手段３０、４０が第１の部材２０に対する第２の部材３１、４１の振動を吸収する。 - 特許庁
  • Also, an information storage device is freely attachable and detachable to and from the main body, is provided with a hard disk drive mechanism part, a first case housing the mechanism part, a second case housing this first case, and a connector part, and the first case is supported away from the second case by the buffer material 40.
    また、機器本体に対して着脱自在とされ、ハードディスク駆動機構部と、これを内部に収容する第１の筐体と、この第１の筐体を内部に収容する第２の筐体と、コネクタ部とを備え、第１の筐体が上記緩衝材４０により第２の筐体から離間して支持された情報記憶装置を提供する。 - 特許庁
  • The decorative member for the block includes an aluminum frame body 12 used disposed and fixed between corner blocks 1, 1 of the block structure 10; a block fixing metal fitting 21 fixing the frame body 12 using lateral joints 2 of the corner blocks 1; and an erosion preventive buffer member 19 preventing erosion when the frame body 12 contacts the corner blocks 1.
    ブロック構築物１０のコーナーブロック１，１間に配設されて固定されて用いられるアルミ製の枠体１２と、コーナーブロック１の横目地２を利用して枠体１２を固定するブロック固定用金具２１と、枠体１２が前記コーナーブロック１と接触した場合の浸食を防止する浸食防止緩衝部材１９とを備えている。 - 特許庁
  • Since displacement amount in the orthogonal direction Y of the abutting position relative to the action axis of the rod 7 becomes smaller, when viewed in the reciprocating direction X, the moment in the orthogonal direction Y which acts on the rod 7 when the buffer member 75 collides with the stopper surface becomes smaller to suppress tramp of the rod 7, resulting in a reduction in operation noise.
    往復動方向Ｘから見たとき、ロッド７の作動軸に対する上記当接位置の、直交方向Ｙのずれ量が小さくなるため、緩衝部材７５がストッパ面に衝突した際にロッド７に作用する直交方向Ｙのモーメントが小さくなってロッド７のばたつきが抑制され、作動音を低減することができる。 - 特許庁
  • To prevent causing damage to authentication history data or file systems which may occur at power supply cutoff when performing writing from SRAM as a temporary buffer of the authentication history data in a management section to a CF memory as a nonvolatile memory in an authentication device where an authentication section performing authentication processes and the management section storing authentication history are integrated.
    認証処理を実行する認証部と、認証履歴を記憶する管理部とが一体となった認証装置において、管理部における認証履歴のデータの一時バッファであるＳＲＡＭから不揮発性メモリであるＣＦメモリへの書込み時において電力の供給が断たれた場合に発生しうる認証履歴データやファイルシステムの破損を防ぐ。 - 特許庁
  • When notices are received from frame boundary detecting means 104a, 104b and 104c and packet boundary detecting means 105a, 105b and 105c, a CPU 107 inserts header data to the boundary of frame and packet in the inputted data, makes the data into packet and buffers the packetized data into buffer memories 110a, 110b and 110c.
    ＣＰＵ１０７は、フレーム境界検出手段１０４ａ、１０４ｂ、１０４ｃとパケット境界検出手段１０５ａ、１０５ｂ、１０５ｃから通知を受けると、入力されるデータのフレームおよびパケットの境界にヘッダデータを挿入し、データのパケット化を行い、パケット化したデータをバッファメモリ１１０ａ、１１０ｂ、１１０ｃへバッファリングする。 - 特許庁
  • To provide a method that can configure a ring buffer having nonconsecutive blocks so as to execute operations of time delay viewing and video recording or reproduction of other channels at a high-speed at the same time with respect to a broadcast reception system that can simultaneously assist the time delay viewing and video recording and reproduction of a broadcast signal at the same time.
    本発明は、放送信号に対する時間遅延視聴と録画及び再生を同時に支援可能な放送受信システムに関するものであり、時間遅延視聴と他のチャネルの録画、または再生を同時に高速遂行できるように円形バッファを非連続的なブロックに構成して、運用することができる方法を提供する。 - 特許庁
  • An output buffer circuit includes an output section 1 with variable driving power, a filter section 2 identifies a frequency component contained in an input signal to be input to the output section 1, and a driving power control section 3 dynamically varies the driving power of the output section 1 in accordance with a band of the frequency component identified by the filter section 2.
    出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 - 特許庁
  • The thin-film transistors of the output buffers 4B and 5B each have a sandwich structure being composed of a top gate electrode overlapping the top side of a channel region with an insulating film interposed and a reverse gate electrode overlapping the reverse side of the channel region with another insulating film interposed, the buffer capability being secured while the device area is reduced.
    出力バッファ４Ｂ，５Ｂの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有し、デバイス面積を縮小しつつバッファ能力を確保する。 - 特許庁
  • The inkjet cleaning head includes at least steps of: increasing the pressure in the ink supply tank, and discharging ink from nozzles of the inkjet head; and placing under a cleaning member a flexible buffer material having a 20 or less Asker hardness, and moving the cleaning member while bringing it into contact with the discharge surface of the inkjet head.
    少なくとも、インク供給タンク内圧力を上昇させ、インクジェットヘッドのノズルからインク吐出を行う工程と、洗浄部材の下にアスカー硬度２０度以下の柔軟性のある緩衝材を敷設し該洗浄部材を前記インクジェットヘッドの吐出面に接触させつつ移動する工程と、を有することを特徴とするインクジェットヘッドの洗浄方法。 - 特許庁
  • In a polynomial quotient arithmetic processing, a calculation formula is inputted by a user, and the arithmetic operation of the calculation formula is executed, and when the calculation formula is turned into the form of a polynomial quotient in the calculation process, this calculation formula is reduced by a numerical value, and then by a common polynomial factor, and the common polynomial factor is stored in a factor buffer.
    多項式商演算処理において、ユーザによって計算式が入力され、計算装置によって当該計算式の演算が実行され、計算過程において当該計算式が多項式の商の形になると、まず、数値で約分し、次いで、共通多項因数で約分するとともに、当該共通多項因数をの因数バッファに格納する。 - 特許庁
  • A buffer layer 3 shown by AlbGa1-bN (0≤b≤1) is formed on a nitride semiconductor substrate 1, a first nitride semiconductor layer shown by AleGa1-eN (0≤e<1) is formed on it, and then a second nitride semiconductor layer 5 is grown by a method for reducing dislocation by utilizing the lateral growth of the nitride semiconductor.
    窒化物半導体基板１上に、Ａｌ_bＧａ_1-bＮ（０≦ｂ≦１）で示される緩和層３を形成し、その上に、Ａｌ_eＧａ_1-eＮ（０≦ｅ＜１）で示される第１の窒化物半導体層４を形成した後、窒化物半導体の横方向の成長を利用して転位の低減される方法により、第２の窒化物半導体層５を成長させる。 - 特許庁
  • The testing apparatus extracts the code number from the generated test data, performs the test item, acquires a time when the test item ends, calculates a test time required to perform the test from the time and the time when the data are received, and reads the data transmitted to the delay buffer A after the elapse of the calculated test time.
    そして、この試験装置は、生成された試験データからコード番号を抽出して試験項目を実施し、当該試験項目が終了した時刻を取得して、この時刻とデータを受信した時刻とから試験を実施するのに要する試験時間を算出し、算出された試験時間経過後に、Ｄｅｌａｙ ｂｕｆｆｅｒＡに送信されたデータを読み出す。 - 特許庁
  • An image extracting/compositing means 41 reads out image data representing the first picture and the second picture from a buffer memory 33, detecting a region of object's movement reflected on the first and second pictures by taking the difference of these two image data, and extracts a region of movement from the first and second pictures.
    画像抽出・合成手段４１は、バッファメモリ３３から第１の画像および第２の画像を表す画像データを読み出し、２つの画像データの差分をとることにより、第１の画像および第２の画像に映し出された被写体の動きのある領域を検出し、第１の画像および第２の画像から動きのある領域を抽出する。 - 特許庁
  • To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.
    ２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁
  • An input buffer 100 being the signal level conversion circuit is provided with a differential amplifier circuit 10 being a current mirror amplifier that amplifies a voltage between nodes N1, N2 respectively receiving an external signal and a reference signal to provide an output of an internal signal and with a bias circuit 20 that applies a common bias voltage Vbs to the nodes N1, N2.
    本発明に従う信号レベル変換回路である入力バッファ１００は、外部信号および基準信号がそれぞれ伝達されるノードＮ１およびＮ２の電位差を増幅して内部信号を出力するカレントミラーアンプである差動増幅回路１０と、ノードＮ１およびＮ２に共通のバイアス電圧Ｖｂｓを印加するバイアス回路２０とを備える。 - 特許庁
  • In an extending processing section 12, weighting is imposed so that an extending rate for a co-articulation section between vowels in sonant data which are output from an analysis buffer section 6a by analysis by a sound analysis section 6 may be made smaller than the extending rate to the vowel in sonant data, and extending processing is performed to the sonant data with each extending rate.
    伸張処理部１２は音声分析部６による分析によって分析バッファ部６ａから出力された上記有音データのうち、母音間の調音結合部分に対する伸張率を有音データ中の母音に対する伸張率よりも小さくする重み付けを行って、上記有音データを各伸張率にて伸張処理する。 - 特許庁
  • Main clock signals CLK_A, CLK_B from the external units of the semiconductor chip 2 are supplied to a main clock route buffer 4 at the center of the semiconductor chip 2, and the main clock signal selected finally through a plurality of first and second clock buffers 6, 7 constituting a clock tree is distributed to either one of local regions 3 employing the clock tree structure.
    半導体チップ２の外部からのメインクロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂは、半導体チップ２の中央のメインクロックルートバッファ４に供給されて、クロックツリーを構成する第１及び第２の複数のクロックバッファ６、７を通じて、最終的に選択されたメインクロック信号が、クロックツリー構造を用いて何れかのローカル領域３に分配される。 - 特許庁
  • An address chain information storage section 130 of this driver is provided with an address chain information table storing time serial sequence of address information at recording of information and the driver conducts cache processing when a data amount in a buffer 120 is a threshold value or below in the case of reproduction according to the time series sequence stored in the address chain information table.
    アドレス連鎖情報記憶部１３０には、情報の記録時のアドレス情報の時系列順序を記憶するアドレス連鎖情報テーブルが設けられ、再生時にバッファ１２０内のデータ量がしきい値以下の場合には、キャッシュ処理を行うが、そのキャッシュ処理の際に、上記アドレス連鎖情報テーブルに記憶された時系列順序に従いキャッシュを行う。 - 特許庁
  • To solve the problem in a process of transferring data from an image processing circuit A to an image processing circuit B wherein the image data may be held in a write buffer in a bus bridge when the image processing circuit A completes transfer of data and notifies the fact to the image processing circuit B, so that the data read by the image processing circuit B may be invalid.
    課題は画像処理回路Ａから画像処理回路Ｂへデータを受け渡すプロセスにおいて、画像処理回路Ａが画像を転送し終えて画像処理回路Ｂへ通知した時点で画像データはバスブリッジ内のライトバッファに保持されたままである可能性があり、画像処理回路Bが画像データをリードした時点でのデータは無効となることである。 - 特許庁
  • The wall structural body includes a wall body 1 capable of making independent and having a function partitioning the space and an auxiliary top board 2 as a spacer member provided by projecting from the wall body 1 having a function forming a buffer area A between the wall body 1 and the end edge T1b of a top board T1 of a table T as the other furniture.
    空間を仕切る機能を有する自立可能な壁体１と、この壁体１から突出して設けられ、前記壁体１と他の家具であるテーブルＴの天板Ｔ１の端縁Ｔ１ｂとの間に緩衝領域Ａを形成する機能を有するスペーサ部材たる補助天板２とを有する壁構造体１００を用意する。 - 特許庁
  • To manufacture a flat panel display device comprising transistors having reduced characteristic dispersion and no direction dependency of the characteristic, by irradiating a desired region of an amorphous silicon film formed on a glass substrate with continuous oscillation laser light directly, to convert into a fine crystal silicon film, without a process of forming and removing a buffer film and a photo-thermal conversion film.
    バッファー膜、光熱変換膜を形成および除去する工程を経ることなく、ガラス基板上に形成した非晶質シリコン膜の所望の領域に直接、連続発振レーザ光を照射して微結晶シリコン膜に変換することにより、特性バラツキが小さく、特性の方向依存性のないトランジスタで構成された平面表示装置を製造する。 - 特許庁
＜前へ 1 2 .... 460 461 462 463 464 465 466 467 468 .... 476 477 次へ＞

例文データの著作権について