「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 458 459 460 461 462 463 464 465 466 .... 476 477 次へ＞- The wall structural body includes a wall body 1 capable of making independent and having a function partitioning the space and an auxiliary top board 2 as a spacer member provided by projecting from the wall body 1 having a function forming a buffer area A between the wall body 1 and the end edge T1b of a top board T1 of a table T as the other furniture.
空間を仕切る機能を有する自立可能な壁体１と、この壁体１から突出して設けられ、前記壁体１と他の家具であるテーブルＴの天板Ｔ１の端縁Ｔ１ｂとの間に緩衝領域Ａを形成する機能を有するスペーサ部材たる補助天板２とを有する壁構造体１００を用意する。 - 特許庁 - To manufacture a flat panel display device comprising transistors having reduced characteristic dispersion and no direction dependency of the characteristic, by irradiating a desired region of an amorphous silicon film formed on a glass substrate with continuous oscillation laser light directly, to convert into a fine crystal silicon film, without a process of forming and removing a buffer film and a photo-thermal conversion film.
バッファー膜、光熱変換膜を形成および除去する工程を経ることなく、ガラス基板上に形成した非晶質シリコン膜の所望の領域に直接、連続発振レーザ光を照射して微結晶シリコン膜に変換することにより、特性バラツキが小さく、特性の方向依存性のないトランジスタで構成された平面表示装置を製造する。 - 特許庁 - The processing is repeated entirely for the plurality of images being printed by one time main scanning and when the data of all images for that line is collected in the band buffer 116, similar processing is repeated for next line and when the data of a number of lines required for one band is collected for all images, that data is delivered to a print processing section 13 and printed.
以上の処理を１回の主走査で印刷する複数の画像のすべてについて繰り返し、当該ラインについて全画像のデータがバンドバッファ１１６にそろったら、次のラインについて同様の処理を繰り返し、１バンドに必要なライン数分のデータが全画像についてそろったら、印刷処理部１３に送って印刷を行う。 - 特許庁 - A performance operation error determination section 34 searches the data buffer under sounding based on key press information, and finds data under sounding in which the sounding flag is under sounding hold, and the sounding start time of the corresponding sound note is within a predetermined allowed period from key press time, and instructs sounding of the corresponding note data to a musical sound generation circuit 28.
演奏動作正誤判定部３４は、押鍵情報に基づいて、楽音中データバッファを検索して、発音フラグが発音保留中で、かつ、対応する音符データの発音開始時刻が、押鍵時刻から所定の許容時間内であるような発音中データを見出し、対応する音符データの発音を楽音生成回路２８に指示する。 - 特許庁 - On the other hand, a hook switch 32 outputs an on hook detection signal to a control circuit 26 when it detects on hook, and a control circuit 26 generates a clear signal and outputs it to the sending circuit 22 when it receives the on hook detection signal, and sending buffer circuit 22 erases the accumulated voice data of impact noise when it receives the clear signal.
一方、フックスイッチ32ではオンフックを検出したときオンフック検出信号を制御回路26に出力し、制御回路26ではオンフック検出信号を受信するとクリア信号を生成して送信バッファ回路22に出力し、送信バッファ回路22ではクリア信号を受信すると蓄積している衝撃音の音声データを消去する。 - 特許庁 - The background reference data read out from the plotting area 123 of the frame buffer, the principal picture reference data, etc., read out from a principal picture area 125 by this read-out address are outputted from the displaying port 122 in the blanking interval to be sent to the plotting circuit 110, and these are used for operation at the time of translucent plotting in the plotting circuit 110.
この読み出しアドレスによりフレームバッファの描画エリア１２３から読み出された背景参照データ、元絵エリア１２５から読み出された元絵参照データ等をブランキング期間中に表示用ポート１２２から出力して、描画回路１１０に送り、これらを描画回路１１０での半透明描画の際の演算に使用する。 - 特許庁 - This page buffer operation method of the nonvolatile memory device activates only a first latch section included in each of a plurality of page buffers and inactivates a second latch section in the case of a copy back program operation, and activates the first latch section or the second latch section in the case of program operation, read operation, and verification operation.
本発明の不揮発性メモリ装置のページバッファ動作方法は、コピーバックプログラム動作の際には複数のページバッファそれぞれに含まれた第１ラッチ部のみを活性化させ、第２ラッチ部を非活性化させ、プログラム、読み出しおよび検証動作の際には前記第１ラッチ部または前記第２ラッチ部を活性化させることを特徴とする。 - 特許庁 - An OEL element 11 is structured of a positive electrode 15 composed of an ITO or the like, an organic layer 16 containing an electro-luminescence layer 21, an electron injection layer 17 composed of Ba or the like, a buffer layer 18 composed of Al or the like, and a transparent negative electrode layer 19 composed of indium zinc oxide laminated in that order.
ＯＥＬ素子１１は、ＩＴＯ等から構成される陽極層１５と、電界発光する発光層２１を含む有機層１６と、Ｂａ等から構成される電子注入層１７と、Ａｌ等から構成されるバッファー層１８と、インジウム亜鉛酸化物等から構成される透明陰極層１９と、が順に積層されて構成されている。 - 特許庁 - To provide an AV (audio video) output device connected to a prescribed device such as a PC through a USB, a PCI or the like, wherein the prescribed device side can perform AV synchronizing processing in the case of complementing video data when the video data storing quantity of a buffer for storing non-compressed AV data transferred from the prescribed device is reduced lower than prescribed quantity.
ＰＣ等の所定装置にＵＳＢやＰＣＩ等を介して接続されるＡＶ（オーディオ・ビデオ）出力デバイスに関し、所定装置から転送される非圧縮ＡＶデータを格納するバッファのビデオ・データ格納量が所定量を下回った場合において、ビデオ・データの補完を行った場合、所定装置側でＡＶ同期処理ができるようにする。 - 特許庁 - This phase correcting circuit equalizes the phase of a first signal passed through up to a buffer circuit 14 from an antenna 11 as a first signal path and the phase of a second signal passed through an antenna 21 as a second signal path and an input circuit 22 at input terminals RF and Lo of a mixer 15, namely, maximizes a voltage at an output terminal 17.
本発明の位相補正回路は、第１の信号経路であるアンテナ１１からバッファ回路１４までを経由した第１の信号の位相と、第２の信号経路であるアンテナ２１、入力回路２２を経由した第２の信号の位相とをミキサ１５の入力端ＲＦ，Ｌｏにおいて一致、即ち、出力端１７の電圧を最大にする。 - 特許庁 - When nitrogen gas is supplied from the gas supply section 30 such that the atmospheric pressure within the buffer space 21 may reach approximately more than twice as high as that around the cooling box 20, nitrogen gas streams at flow velocity beyond transonic velocity are blown, as turbulent flow, out of each of blowout holes 22 towards the flash lamps 69, thereby allowing the flash lamps 69 to be cooled effectively.
バッファ空間２１内の気圧が冷却ボックス２０の周囲の気圧の略２倍以上となるようにガス供給部３０から窒素ガスを供給すると、複数の噴出孔２２のそれぞれからフラッシュランプ６９に向けて遷音速以上の流速の窒素ガス流が乱流として噴出され、フラッシュランプ６９を効果的に冷却することができる。 - 特許庁 - A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.
メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁 - The monitoring device 2 calculates a data accumulation speed when each of the plural monitoring images being distributed by streaming is accumulated in a reception buffer of a storage part 18, detects the monitoring image whose data accumulation speed is a predetermined threshold or less as the bottle neck camera image, and displays the notification message concerning the bottle neck camera image on a display 12.
監視装置２は、ストリーミング配信される複数の監視画像の各々が記憶部１８の受信バッファに蓄積されるときのデータ蓄積速度を算出して、データ蓄積速度が所定のしきい値以下である監視画像をボトルネックカメラ画像として検出し、ボトルネックカメラ画像に関する通知メッセージを表示部１２に表示する。 - 特許庁 - A reference voltage circuit 6 supplies a reference voltage VDDR in which a first power supply voltage VDD to be supplied from a first power supply terminal 10 is reduced at a predetermined potential, to a buffer circuit 5 as a voltage for electrically short-circuiting between first and second power supply terminals 10 and 11 while controlling a transistor 7 (clamp element) in an on-state.
基準電圧回路６は、トランジスタ７（クランプ素子）をオン状態に制御して第１及び第２電源端子１０，１１間を電気的に短絡させるための電圧として、該第１電源端子１０から供給される第１電源電圧ＶＤＤを所定電位にて降圧した基準電圧ＶＤＤＲをバッファ回路５に供給する。 - 特許庁 - The phase shift mask blank has, at least on a substrate, one or more layers of a phase shift film essentially comprising a metal silicide compound and one or more layers of a metal-containing film, and further has a buffer layer having a continuously varied composition of the film on the interface between the phase shift film and the metal-containing film.
位相シフトマスクブランクであって、少なくとも、基板上に、金属シリサイド化合物を主成分とする１層以上の位相シフト膜と、１層以上のメタル含有膜を具備し、前記位相シフト膜と前記メタル含有膜との界面に、膜の組成が連続的に変化したバッファ層を有するものであることを特徴とする位相シフトマスクブランク。 - 特許庁 - To prevent causing damage to authentication history data or file systems which may occur at power supply cutoff when performing writing from SRAM as a temporary buffer of the authentication history data in a management section to a CF memory as a nonvolatile memory in an authentication device where an authentication section performing authentication processes and the management section storing authentication history are integrated.
認証処理を実行する認証部と、認証履歴を記憶する管理部とが一体となった認証装置において、管理部における認証履歴のデータの一時バッファであるＳＲＡＭから不揮発性メモリであるＣＦメモリへの書込み時において電力の供給が断たれた場合に発生しうる認証履歴データやファイルシステムの破損を防ぐ。 - 特許庁 - When notices are received from frame boundary detecting means 104a, 104b and 104c and packet boundary detecting means 105a, 105b and 105c, a CPU 107 inserts header data to the boundary of frame and packet in the inputted data, makes the data into packet and buffers the packetized data into buffer memories 110a, 110b and 110c.
ＣＰＵ１０７は、フレーム境界検出手段１０４ａ、１０４ｂ、１０４ｃとパケット境界検出手段１０５ａ、１０５ｂ、１０５ｃから通知を受けると、入力されるデータのフレームおよびパケットの境界にヘッダデータを挿入し、データのパケット化を行い、パケット化したデータをバッファメモリ１１０ａ、１１０ｂ、１１０ｃへバッファリングする。 - 特許庁 - To provide a method that can configure a ring buffer having nonconsecutive blocks so as to execute operations of time delay viewing and video recording or reproduction of other channels at a high-speed at the same time with respect to a broadcast reception system that can simultaneously assist the time delay viewing and video recording and reproduction of a broadcast signal at the same time.
本発明は、放送信号に対する時間遅延視聴と録画及び再生を同時に支援可能な放送受信システムに関するものであり、時間遅延視聴と他のチャネルの録画、または再生を同時に高速遂行できるように円形バッファを非連続的なブロックに構成して、運用することができる方法を提供する。 - 特許庁 - An output buffer circuit includes an output section 1 with variable driving power, a filter section 2 identifies a frequency component contained in an input signal to be input to the output section 1, and a driving power control section 3 dynamically varies the driving power of the output section 1 in accordance with a band of the frequency component identified by the filter section 2.
出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 - 特許庁 - The thin-film transistors of the output buffers 4B and 5B each have a sandwich structure being composed of a top gate electrode overlapping the top side of a channel region with an insulating film interposed and a reverse gate electrode overlapping the reverse side of the channel region with another insulating film interposed, the buffer capability being secured while the device area is reduced.
出力バッファ４Ｂ，５Ｂの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有し、デバイス面積を縮小しつつバッファ能力を確保する。 - 特許庁 - The inkjet cleaning head includes at least steps of: increasing the pressure in the ink supply tank, and discharging ink from nozzles of the inkjet head; and placing under a cleaning member a flexible buffer material having a 20 or less Asker hardness, and moving the cleaning member while bringing it into contact with the discharge surface of the inkjet head.
少なくとも、インク供給タンク内圧力を上昇させ、インクジェットヘッドのノズルからインク吐出を行う工程と、洗浄部材の下にアスカー硬度２０度以下の柔軟性のある緩衝材を敷設し該洗浄部材を前記インクジェットヘッドの吐出面に接触させつつ移動する工程と、を有することを特徴とするインクジェットヘッドの洗浄方法。 - 特許庁 - In a polynomial quotient arithmetic processing, a calculation formula is inputted by a user, and the arithmetic operation of the calculation formula is executed, and when the calculation formula is turned into the form of a polynomial quotient in the calculation process, this calculation formula is reduced by a numerical value, and then by a common polynomial factor, and the common polynomial factor is stored in a factor buffer.
多項式商演算処理において、ユーザによって計算式が入力され、計算装置によって当該計算式の演算が実行され、計算過程において当該計算式が多項式の商の形になると、まず、数値で約分し、次いで、共通多項因数で約分するとともに、当該共通多項因数をの因数バッファに格納する。 - 特許庁 - To provide immunoassay using a variant of gp41 and a variant of gp36 (this is more easily treated, and/or especially is a soluble complex (comprises the variants and a chaperone selected from among the peptidyl-prolyl-isomerase class of chaperones)) under buffer conditions required for performing the immunoassay or for immunity.
gp41、およびgp36の改変体（これは、取り扱うことがより容易であり、そして／または特に、イムノアッセイを実施するために必要とされるような、または免疫に必要とされるような緩衝条件下では、複合体型（この改変体およびペプチジル−プロリル−イソメラーゼクラスのシャペロンのシャペロンを含む）で可溶性である）を用いたイムノアッセイを提供すること。 - 特許庁 - To provide an optical communication system evading an invalid band allocation in the declaration of a threshold and a buffer amount when allocating a plurality of wavelengths, a plurality of core wires or bands of different priorities by a simultaneous declaration for the declaration for performing a plurality of allocations from an OLT to an ONU.
本発明は、前記課題を解決するため、ＯＬＴからＯＮＵに複数の割当をするための申告について複数波長、複数芯線あるいは優先度の異なる帯域を同時の申告で割当を行う場合に、閾値やバッファ量の申告における無効帯域割当を回避することができる光通信システムを提供することを目的とする。 - 特許庁 - To provide a methods and systems to display platform graphics during initialization of a computer, including functions to interrupt initialization of an operating system and to update a video frame buffer with platform graphics data when the initialization of the operating system is interrupted, and to merge graphics generated by operating system initialization logic with platform graphics data.
オペレーティング・システムの初期化に割り込む機能と、オペレーティング・システムの初期化が割り込まれるとビデオ・フレーム・バッファをプラットフォーム・グラフィクス・データで更新する機能と、オペレーティング・システム初期化ロジックによって生成されたグラフィクス、及びプラットフォーム・グラフィクス・データをマージする機能とを含む、コンピュータの初期化中にプラットフォーム・グラフィクスを表示するための方法及びシステム。 - 特許庁 - A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data from a decoding-side input buffer 22a according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁 - To provide a microprocessor equipped with an address converting mechanism for executing a dynamic address conversion by page units from a virtual address to a physical address and a low associative address conversion buffer with a large capacity, capable of suppressing the overhead of the address conversion, and preventing any limit to be imposed on the lock function of a TLB entry.
仮想アドレスから物理アドレスへのページ単位の動的アドレス変換を実行するアドレス変換機構を備えたマイクロプロセッサであって、大容量で連想性の低いアドレス変換バッファを備えるとともに、アドレス変換のオーバヘッドを抑制し、かつ、ＴＬＢエントリのロック機能に課される制限を回避しうるマイクロプロセッサを提供する。 - 特許庁 - The semiconductor device is formed by growing a nitride semiconductor relaxation layer (buffer layer) that includes at least AlGaN on the main surface of a substrate of a single diboride crystal represented by the chemical formula XB_2 (where X contains at least one kind of Ti or Zr), followed by growing group III nitride semiconductor device.
化学式ＸＢ_２（但し、ＸはＴｉ若しくはＺｒの少なくとも１種を含む）で表される二硼化物単結晶において、前記単結晶基板の主面上に少なくともＡｌＧａＮを含む窒化物半導体緩和層（バッファ層）を成長させた後に、ＩＩＩ族窒化物半導体を成長させる半導体装置とする。 - 特許庁 - A virtual printer buffer 120 temporarily accumulates the printing data (printing job) sent from a personal computer 20, printing data given by an image reading unit 133 and printing data transmitted from an image memory 132 and applies the predetermined printing setting to the printing job concerned when summarizing two or more printing data and outputting it as one printing job.
仮想プリンタバッファ１２０は、パーソナルコンピュータ２０から送られてきた印刷データ（印刷ジョブ）、画像読取部１３３から与えられた印刷データ及び画像メモリ１３２から転送されてきた印刷データを一時的に蓄積し、２個以上の印刷データをまとめて１個の印刷ジョブとして出力する際に、当該印刷ジョブに所定の印刷設定を適用する。 - 特許庁 - To provide a method of producing a light-emitting diode using zinc oxide, by which a gallium nitride nuclei forming layer is formed on a lithium aluminate substrate using a zinc oxide buffer layer like a single-crystal film, defective concentration of the gallium nitride is reduced, excellent lattice matching and crystal interface quality can be obtained and light emission efficiency and finished element function are improved.
単結晶フィルム状である酸化亜鉛バッファ層でアルミン酸リチウム基板上に窒化ガリウム核形成層を生長させることができ、窒化ガリウムの欠陥密度が低減され、また、優れた格子マッチングと結晶界面品質が得られ、発光効率と完成済みの素子機能が向上される酸化亜鉛による発光ダイオードの作製方法を提供する。 - 特許庁 - When the figure data display device 4 displays a figure with some display scale and reduction display is instructed from the outside, since display figure vertex coordinate group data of a comparatively high-order level exists already on the buffer 42, if display is reduction display in the same range, reduction display can be performed without performing access for the recording medium 2.
図形データ表示装置４がある表示縮尺で図形を表示中であるときに、縮小表示を外部から命令された場合、比較的上位レベルの表示図形頂点座標グループデータは既にバッファ４２上に存在するため、同範囲の縮小表示であれば、記録媒体２へのアクセスを行うことなく縮小表示が可能となる。 - 特許庁 - A translucent processing is performed by a translucent section 132c, utilizing a frame buffer 81 in which a lettering image is written, a Z-value memory 81 storing a distance Z from the visual point of a virtual camera for each pixel, pixel data comprising pixels read out at its pixel order position and averaged by a filter 132b, original pixels and transparency.
レンダリングされた画像が書き込まれるフレームバッファ８１、画素毎に疑似カメラ視点からの距離Ｚを記憶するＺ値メモリ８１と、画素順位置に画素データを順次読み出し、フィルタ１３２ｂで平均化し、平均化された画素データと原画素データ及び透明値を利用して半透明処理部１３２ｃで半透明処理を行う。 - 特許庁 - The GPU 15 specifies a shape of a diagram being a plotting object, and selects a kind of interleave pattern adapted to the specified diagram shape, and sets so that the same pattern does not overlap in the interleave patterns even when any kind of interleave pattern is selected in the picture element areas designated by the frame buffer 18.
ＧＰＵ１５は、描画対象となる図形の形状を特定し、特定された図形の形状に適合するインターリーブパターンの種類を選定するとともに、フレームバッファ１８で指定される画素領域が、どの種類のインターリーブパターンが選定された場合であっても当該インターリーブターン内で同一のものが重複しないように設定する。 - 特許庁 - To provide a PLL oscillation circuit which removes unnecessary frequency signal components in an oscillation loop with a simple structure to obtain stabilized oscillation output even when an oscillation frequency is changed to a wide band, as the PLL oscillation circuit including a buffer amplifier, a multiplication circuit, and a filter which removes the unnecessary frequency components in a loop.
ループ中に、バッファアンプや逓倍回路と、不要周波数成分を除去するフィルタを含むＰＬＬ発振回路において、広帯域に発振周波数を変化させた場合でも、簡単な構成によって、発振ループ中の不要周波数信号成分を除去し、安定化した発振出力を得ることが可能なＰＬＬ発振回路を提供する。 - 特許庁 - The driver 16 divides the data of the plurality of RFID tags 26, 27 and 28 batchedly read by the RFID tag reader 12 for every RFID tag, obtains tag identifiers preset in the RFID tags from the RFID tag data and article identification codes for specifying the articles attached with the RFID tags, and writes them into the data buffer 17.
ドライバ１６は、ＲＦＩＤタグリーダ１２で一括読取りされた複数のＲＦＩＤタグ２６，２７，２８のデータをＲＦＩＤタグ毎に分割し、そのＲＦＩＤタグデータから当該ＲＦＩＤタグに予め設定されているタグ識別子と該ＲＦＩＤタグが付されている商品を特定するための商品識別コードを取得して、データバッファ１７に書き込む。 - 特許庁 - The data amounts of the respective compressed data are compared by a difference counter 3, a mode selection part 4 decides the encoding mode for minimizing the data amount by the compared result and a data output part 5 selects and reads the compressed data by the decided encoding mode from the buffer 2 and turns them to the output data of the block.
その各圧縮データのデータ量を差分カウンタ３によって比較し、その比較結果によってモード選択部４が、データ量が最少となる符号化モードを決定し、データ出力部５がその決定に従って、バッファ２からその決定された符号化モードによる圧縮データを選択して読み出し、そのブロックの出力データとする。 - 特許庁 - When judging that the amount of data streaming in a buffer 51 exceeds the operation threshold, a reproduction speed control unit 52 controls a decoder 53 and a reproduction control unit 54 to speed the reproduction processing.
再生速度制御部５２は、バッファ５１内のストリーミング・データの量が、上記操作時しきい値を越えたと判断した場合に、デコーダ５３および再生制御部５４に対して再生処理を速くするよう制御し、これによって、リモコン操作時に、コンテンツがコンテンツ提供装置２１から提供されてから表示装置４０等に出力されるまでの時間を短縮する。 - 特許庁 - This buffer spherical body containing structure 10 for loading a heavy material is characterized by having a plurality of spherical bodies 11 having elasticity (preferably, to have a structure of sealing air in its inside) and a retainer member 12 integrally retaining the plurality of spherical bodies 11.
本発明の緩衝用の球体含有構造物１０は、重量物を載置するための緩衝用の球体含有構造物１０であって、弾性を有する（内部に空気を封入された構造のものが好ましい）複数個の球体１１と、これら複数個の球体１１を一体的に保持する保持部材１２と、を備えたことを主たる特徴としている。 - 特許庁 - The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.
基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁 - An invention related to a claim 2 includes a buffer means which, relating to the collision testing device described in the claim 1, is arranged in front of the truck and at the projection barrier and, when the collision means operates, deforms by such amount as the frame of a vehicle where the cab is mounted deforms, to cause the cab to collide with the projection barrier.
そして、請求項２に係る発明は、請求項１に記載の衝突試験装置に於て、前記台車の前方と前記突起バリアとに配置され、前記衝突手段の作動時に、前記キャブが搭載される車両のフレームの変形量だけ変形して前記突起バリアに前記キャブを衝突させる緩衝手段を有することを特徴とする。 - 特許庁 - Reference image signals in the searching range are read from the cache memory 100 and written in a reference image buffer 407 to be used for searching the motion vector, and the reference image signals of blocks at positions ahead by the prescribed number of blocks in a raster order from the center block of a searching range are read from a reference image frame memory 405 and written in the cache memory 100.
キャッシュメモリ１００から探索範囲の参照画像信号を読み出して参照画像バッファ４０７に書き込み、動きベクトル探索に供すると共に、探索範囲の中心ブロックからラスタ順で所定のブロック数だけ先行した位置のブロックの参照画像信号を参照画像フレームメモリ４０５から読み出してキャッシュメモリ１００に書き込む。 - 特許庁 - A digital signal with the same value as that of the diagnosis object channel is given to the digital/analog converter 22 of the comparison channel, a comparator circuit 51 compares an output of the digital/analog converter 22 with an output of an output buffer 31 in the diagnosis object channel to discriminate that there is a fault in the diagnosis object channel when they have a prescribed difference level.
そして、比較チャネルのＤ／Ａ変換器２２に診断対象チャネルと同じ値のディジタル信号を入力させ、Ｄ／Ａ変換器２２の出力と、診断対象チャネルにおける出力バッファ３１の出力とを比較回路５１で比較して、これらに所定の差がある場合には診断対象チャネルに異常があると判断する。 - 特許庁 - The processing is repeated entirely for the plurality of images being printed by one time main scanning and when the data of all images for that line is collected in the band buffer 116, similar processing is repeated for next line and, when the data of a number of lines required for one band is collected for all images, that data is delivered to a print processing section 13 and printed.
以上の処理を１回の主走査で印刷する複数の画像のすべてについて繰り返し、当該ラインについて全画像のデータがバンドバッファ１１６にそろったら、次のラインについて同様の処理を繰り返し、１バンドに必要なライン数分のデータが全画像についてそろったら、印刷処理部１３に送って印刷を行う。 - 特許庁 - Each complementary converters 12-1 to 12-N provided in each control signal generating circuit 4a, 5a, 6a, converts each signal outputted from the local buffer amplifiers 11-1 to 11-3 with AND gate to its complementary signal and outputs it to each control signal generator 13 in each control signal generating circuits 4a, 5a, 6a.
各相補変換器１２−１乃至１２−Ｎは各制御信号発生回路４ａ，５ａ，６ａ内に設けられ、アンドゲート付きローカルバッファアンプ１１−１乃至１１−３から出力される各信号をその相補信号に変換して各制御信号発生回路４ａ，５ａ，６ａ内の各制御信号発生器１３に出力する。 - 特許庁 - In a semiconductor memory provided with a memory cell, a read-amplifier 4a amplifying data transferred to a data bus when data from a memory cell is read out, and an output buffer for outputting output data amplified by the read-amplifier 4a to an output terminal, starting a read- amplifier is controlled by responding to a clock edge prescribing a data output of an external clock signal.
メモリセルと、メモリセルからのデータを読み出す際にデータバスに転送されたデータを増幅するリードアンプと、リードアンプによって増幅された出力データを、出力端子に出力するための出力バッファを備えた半導体記憶装置において、リードアンプの起動を、外部クロック信号のデータ出力を規定するクロックエッジに応答して制御する。 - 特許庁 - A transmitting side attaches resending identification information to an RLC PDU obtained by dividing an RLC SDU and transmitting the RLC PDU with the resending identification information, and a receiving side refers to the resending identification information attached to the received RLC PDU, stores only the RLC PDU having the same resending identification information as a set assumed value in a buffer memory and assembles the RLC SDU from the RLC PDU having the same resending identification information.
送信側において、RLC SDUを分割したRLC PDUに再送識別情報を付して送信し、受信側では、受信したRLC PDUに付された再送識別情報を参照し、設定された想定値と同一の再送識別情報を有するRLC PDUのみをバッファメモリに格納し、同一の再送識別情報を有するRLC PDUからRLC SDUを組み立てる。 - 特許庁 - A decoded image management unit 211 manages viewpoint numbers V supplied from a decoded image management information calculation unit 205, decoded image output order numbers (o), viewpoint numbers (v) specifying viewpoints of respective images, numbers (d) indicative of order of outputting decoded images at respective viewpoints, and decoded image signals stored in a decoded image buffer 210 in association with one another.
復号画像管理部２１１は、復号画像管理情報算出部２０５から供給される視点数Ｖ、復号画像出力順番号ｏ、各画像の視点を特定する視点番号ｖ、及びそれぞれの視点での復号画像の出力順序を示す番号ｄと復号画像バッファ２１０に格納された復号画像信号を対応付けて管理する。 - 特許庁 - The distributed feedback semiconductor laser device is provided with an active layer 23 to join carriers again, clad layers 24 and 26 as a p-type semiconductor layer for supplying a hole to the active layer 23, a buffer layer 22 as an n-type semiconductor layer for supplying an electron to the active layer 23, a diffraction lattice layer 25 formed in the p-type semiconductor layer, and so on.
分布帰還型半導体レーザ素子は、キャリア再結合を行う活性層２３と、活性層２３へホールを供給するｐ型半導体層であるクラッド層２４，２６層と、活性層２３へ電子を供給するｎ型半導体層であるバッファ層２２と、ｐ型半導体層の中に形成された回折格子層２５などで構成される。 - 特許庁 - In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.
フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁 - In addition, the image processor includes an effective image data presence/absence decision circuit 176 which decides whether or not there is the effective inputted image data corresponding to pixels to be outputted and a data complement circuit 178 which reads the effective inputted image data near the pixels to be outputted from the buffer memory and outputs it when it is decided that there is no effective inputted image data.
出力対象画素に対応した有効入力画像データが有るか否か判断する有効入力画像データ有無判断回路１７６と、有効入力画像データ無しと判断された場合には出力対象画素の近傍の有効入力画像データを前記バッファメモリから読み出して出力するデータ補完回路１７８を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
