「bytes」を含む例文一覧(1249)

＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 24 25 次へ＞
  • This image recording apparatus is provided with a tuner unit 103, which is capable of simultaneously displaying at least five or more channels, a fixed magnetic recording apparatus 105 having the capacity of at least 400 G bytes or more, and a removable recording medium (cassette tape 114) of at least 1 terabyte or larger.
    少なくとも５つ以上のチャンネルを同時に表示できるチューナーユニット１０３と、少なくとも４００ギガバイト以上の容量の固定磁気記録装置１０５と、少なくとも１テラバイト以上の取り出し可能な記録媒体（カセットテープ１１４）とを備える。 - 特許庁
  • Once receiving the cross-connect request 8 from the network management device 5, a node 1 as the start point of the path inserts a branch destination node ID as the end point of the path and a branch destination channel into free bytes of a low-speed transmission line signal and multiplexes them onto a high-speed transmission line 6.
    パスの始点となるノード１は、ネットワーク管理装置５からのクロスコネクト要求８を受信すると、パスの終点となる分岐先ノードＩＤと、分岐先チャネルを低速伝送路信号の空きバイトに挿入してから高速伝送路６上に多重する。 - 特許庁
  • Since the error correction of a PO sequence is performed with partial block data composed of the data of L bytes in a PI code direction and N pieces in a PO code direction as a unit from the correction buffer 9, the frequency of access to the memory 6 is reduced and the error correction processing is performed at a high speed.
    訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。 - 特許庁
  • The second function reads the data C2 from the memory 12, converts them into data C3 (512 bytes × 65 sectors), and writes them into the disks 51-5n when failure occurs in the disk adapter 30 when the disk adapter 30 reads the data C2 and writes them into the disks 51-5n.
    第二の機能は、ディスクアダプタ３０がデータＣ２をメモリ１２から読み出してディスク５１〜５ｎに書き込んでいる時にディスクアダプタ３０に障害が発生すると、データＣ２をメモリ１２から読み出してデータＣ３（５１２バイト×６５セクタ）としてディスク５１〜５ｎに書き込む。 - 特許庁
  • A language processing apparatus, if a pointer-type variable to data of 2 bytes or more is in a program, when a source file of the program is referred to, automatically adds processing for calling a misalignment check library for detecting misalignment, to create an object file.
    言語処理装置は、プログラムのソースファイルを参照した際に、プログラム中に、２ｂｙｔｅ以上のデータへのポインタ型の変数がある場合、ミスアラインを検出するためのミスアラインチェックライブラリを呼び出す処理を自動的に追加し、オブジェクト・ファイルを生成する。 - 特許庁
  • The method for band width control comprises the steps of: inputting the packet by operating the control unit; decreasing the first counter by one every unit time to limit the value of the first counter within the unit time; allowing only one-unit bytes of data volume to input constantly during the unit time.
    バンド幅制御方法は、前述の制御装置を運用してパケットを入力し、並びに各単位時間ごとに、第１計数器に１を減少させ、これにより単位時間内に制限して、ただ１ユニットバイトのデータ量のみ入力できるよう固定する。 - 特許庁
  • This invention captures the configuration information using a protocol which includes the first field (15) with two bytes or more to store an identification number indicating kinds of the configuration information in an option field of a Dynamic Host Configuration Protocol (DHCP) and the second field (16) to store the above configuration information.
    本発明は、ＤＨＣＰ(Dynamic Host Configuration Protocol)のオプションフィールドに設定情報の種別を示す識別番号を格納する２バイト以上の第１のフィールド（１５）と、前記設定情報を格納する第２のフィールド（１６）とを含むプロトコルを使用して、設定情報を取得する。 - 特許庁
  • A controller transfers information organized in sectors, each sector including a user data portion and an overhead portion between a host and a nonvolatile memory bank, and stores and reads two bytes of information relating to the same sector simultaneously within two nonvolatile memory devices.
    コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。 - 特許庁
  • Since most computers don't include 20.1-bit integers, Unicode is usually encoded as 32-bit integers internally and either a series of 16-bit integers (UTF-16) (needing two 16-bit integers only when encoding certain rare characters) or a series of 8-bit bytes (UTF-8).
    ほとんどのコンピューターは 20.1 ビットの整数を扱えないので、Unicode は普通内部データとして 32 ビット整数にエンコードされ、16 ビット整数の列 (UTF-16)(ある種の珍しい文字をエンコードする場合にだけ2 つの 16 ビット整数が必要となる)か、8 ビットバイトの列 (UTF-8)として扱われる。 - JM
  • While some safety margin above that minimum is reasonable, as a guard against flaws in the CPRNG algorithm, no cryptographic primitive available today can hope to promise more than 256 bits of security, so if any program reads more than 256 bits (32 bytes) from the kernel random pool per invocation, or per reasonable re-seed interval (not less than one minute), that should be taken as a sign that its cryptography is not skilfuly implemented.
    CPRNG アルゴリズムの欠陥に対する保護として、この最小値に対していくらかの安全上のマージンを取るのはもっともだが、現在利用可能な暗号プリミティブで256 ビットより多くの安全な乱数を必要とするようなものはない。 - JM
  • When a waveform data amount of the waveform data FIFO 33 becomes less 128 bytes or less during reproduction by a decoder 36 a W-IRQ signal is generated to write a following waveform data in the FIFO 33 via a first register group 31 from a CPU 10.
    デコーダ３６で再生中に、波形データＦＩＦＯ３３の波形データ量が１２８バイト以下となった際に、Ｗ−ＩＲＱ信号を発生してシステムＣＰＵ１０から続く波形データを第１レジスタ群３１を介して波形データＦＩＦＯ３３に書き込む。 - 特許庁
  • The CPU 13 brings in and analyze ES from a storage section 12 to generate each data of PES header, TS header, and adaptation field, and specifies read start address and the number of read bytes stored in corresponding ES of the storage section 12 in a read control section 14.
    ＣＰＵ１３は記憶部１２からＥＳを取り込み解析し、ＰＥＳヘッダ、ＴＳヘッダ、アダプテーションフィールドの各データを生成し、読み出し制御部１４に対して記憶部１２の該当するＥＳが格納されている読出開始アドレス及び読出バイト数を指定する。 - 特許庁
  • A CPU in a printer controller when generating a Packbits object needed for image generation decides data of high appearance frequency among pieces of discontinuous data and converts selected 8-bit data into a 4-bit command (max 16 bytes).
    プリンタ制御装置内のＣＰＵが、画像発生に必要なＰａｃｋｂｉｔｓオブジェクトを生成する際、非連続データ内から出現回数の多いデータを判別して、選別された８ｂｉｔのデータを４ｂｉｔのコマンドに変換する（ｍａｘ１６ｂｙｔｅ）。 - 特許庁
  • Afterwards, the first microcomputer inputs a write command to the second microcomputer (S955), and each time a handshake signal is received from the second microcomputer, the first microcomputer transmits the write object data stored in the RAM to the second microcomputer for NM bytes by which the write object data can be received once by the second microcomputer (S965).
    その後、第一マイコンは、第二マイコンに対して書換コマンドを入力すると共に（Ｓ９５５）、第二マイコンからハンドシェイク信号を受信する度に、ＲＡＭに蓄積した書込対象データを、第二マイコンが一度に受信可能なＮＭバイト分ずつ、第二マイコンに送信する（Ｓ９６５）。 - 特許庁
  • Each transmission apparatus of this invention is provided with an overhead byte termination section that terminates overhead bytes of an input output signal and allows the overhead byte termination section to output a number of a map with the highest priority among its stored cross connect maps as a value of the overhead type to other transmitters.
    本発明の伝送装置は、入出力信号のオーバーヘッドバイトの終端を行うオーバーヘッドバイト終端部を備え、保持するクロスコネクトマップのうち最優先順位のマップの番号をオーバーヘッドバイトの値としてオーバーヘッドバイト終端部から他の伝送装置へ出力する。 - 特許庁
  • When writing a data sequence comprising a plurality of bytes 21 and 22 in an EEPROM 20, the data sequence is sequentially written from the upper-order byte 21 to the lower-order byte 22, and the same data as the data written in the upper-order byte 21 is subsequently written as an additional byte 23 in the EEPROM 20.
    複数のバイト２１、２２から構成されるデータ系列をＥＥＰＲＯＭ２０に書き込むにあたり、データ系列の上位バイト２１から下位バイト２２まで順に書き込んだ後、上位バイト２１に書き込まれたデータと同じデータを、追加バイト２３としてＥＥＰＲＯＭ２０に書き込む。 - 特許庁
  • An MFP (Multifunctional peripherals) 1 can output and display thumbnail image data stored in a region of 65 K bytes from the beginning on a PC 20, by outputting data stored in a region of 65 Kbytes from the beginning to the PC 20 for each image file 41.
    ＭＦＰ１では、各画像ファイル４１について、先頭から６５ｋバイトの領域に格納されているデータをＰＣ２０へ出力することにより、先頭から６５ｋバイトの領域に格納されているサムネイル画像データをＰＣ２０へ出力し、ＰＣ２０において表示させることができる。 - 特許庁
  • A receiver side STM frame synchronizing circuit 12 detects a frame synchronization pattern to check a pattern of a bit phase, generates bit rearrangement information 110 denoting the pattern, applies bit rearrangement processing with respect to the parallel data 102 on the basis of the pattern to generate parallel data 106 that are synchronized in terms of bytes.
    受信側STM フレーム同期回路12では、フレーム同期パターンを検出してビット位相のパターンを調べ、そのパターンを示すビット並べ替え情報110 を生成すると共に、そのパターンに基づいてパラレルデータ102 に対してビット並べ替え処理を施し、バイト同期のとれたパラレルデータ106 を生成する。 - 特許庁
  • Then an offset from a top of code data when the coincident number of lines is found out by this discrimination is stored in the number of bytes or bits (step S3), the line from which the offset information is acquired is forcibly re-compressed in the horizontal mode of the MMR(modified MR(Modified Relative element address designate)) code (step S4).
    そして、この判定で一致するライン数が見った時点の符号データの先頭からのオフセットをバイト数及びビット数で記憶し（ステップＳ３）、オフセット情報を取得したラインについては再圧縮する際に強制的にＭＭＲ符号の水平モードで再圧縮する（ステップＳ４）。 - 特許庁
  • Sender side MSOH monitor circuits 3-1 to 3-N monitor K2 bytes in the MSOH of the SDH frame of each input data string, supply N pieces of detected results of obtained MS-AIS to a spare line frame multiplex circuit 50, performs frame multiplexing and transmit the detected results to a receiving side.
    送端側ＭＳＯＨ監視回路３−１〜３−Ｎにおいて各入力データ列のＳＤＨフレームのＭＳＯＨ中のＫ２バイトを監視し、得られたＭＳ−ＡＩＳのＮ個の検出結果を予備無線フレーム多重回路５０に供給し、フレーム多重して受信側に伝送する。 - 特許庁
  • For that, the router 1 is provided with transmission/reception parts 5, 6 and 7 for transmitting and receiving the packets, a header analysis part 2 for reading the destination address and a data length and a charging information storage part 3, for holding a charging information table for storing the number of the packets and the number of the bytes for the respective destination addresses.
    そのために、ルータ１に、パケットの送受信を行う送受信部５，６，７、宛先アドレスとデータ長を読み取るヘッダ解析部２、および宛先アドレス毎のパケット数とバイト数を記憶する課金情報テーブルを保持する課金情報蓄積部３が設けられる。 - 特許庁
  • A fingerprint collating device 1 has a capacity of the registered fingerprint data not exceeding 100 bytes of position information about a characteristic point of an end point of a fingerprint ridge and a branching point and characteristic point ridge shape information starting from the characteristic point in total, and has values of an identical person rejection rate and an other person acceptance rate within a commercial allowance.
    指紋照合装置１は、指紋の隆線の端点および分岐点の特異点の位置情報とそれら特異点を起点とする特異点隆線形状情報を併せて１００バイト以下の登録指紋データで、本人拒否率、他人受入率が商用の許容範囲の値をもつ。 - 特許庁
  • For program data in a machine language by a RISC (Reduced Instruction Set Computer), codes of the same meaning are stored in a predetermined region determined in a fixed format having a data length of 32 bits, and thereby a possibility, for a slide to be matched at intervals of four bytes when performing the coding by LZ77 codes, becomes high.
    ＲＩＳＣによるマシン語のプログラムデータは、データ長が３２ビットの固定フォーマットで決められた所定領域に対して、同じ意味のコードが格納されるため、ＬＺ７７符号による符号化を行う際のスライドが４バイト毎に一致する可能性が高くなる。 - 特許庁
  • The communication apparatus 100 specifies the communication apparatus of a transmission destination in an ID insertion unit 103, embeds updating configuration data in the free bytes of SONET/SDH or OTN in a multiplexer interface unit 107, multiplexes them in normal communication data and transmits them.
    本発明の通信装置１００は、更新用のコンフィギュレーション・データを、ＩＤ挿入部１０３にて送信宛先の通信装置を指定し、マルチプレクサ・インターフェース部１０７にてＳＯＮＥＴ／ＳＤＨやＯＴＮの空きバイトに埋め込んで、通常の通信データに多重して送信する。 - 特許庁
  • The information processor comprises means for generating the binary data part by inserting a byte value not included in the data sequence of a real time command for every predetermined bytes for the binary data transmitted to the printer, and means for transmitting a data sequence including the generated binary data part to the printer.
    情報処理装置の挿入生成手段は、印刷装置に対して送信するバイナリデータに対して、リアルタイムコマンドのデータ列に含まれないバイト値を所定バイトごとに挿入してバイナリデータ部を生成し、送信手段は、生成されたバイナリデータ部を含むデータ列を印刷装置に送信する。 - 特許庁
  • In the figures, numerals "1" to "512" or "1" to "1024" denote data bytes; symbols "P1, 1" to "P3, 4" denote control codes; symbols "CRC1" to "CRC4" denote error detection codes; symbols "E1, 1" to "E5, 16" or "E1, 1" to "E10, 16" denote error correction codes; and symbols "SB1" to "SB3" and "RS1" to "RS40" or "RS1" to "RS59" denote synchronization signals.
    図中、「１」～「５１２」又は「１」～「１０２４」はデータバイト、「Ｐｌ，１」～「Ｐ３，４」はコントロールコード、「ＣＲＣ１」～「ＣＲＣ４」は誤り検出コード、「Ｅ１，１」～「Ｅ５，１６」又は「Ｅ１、１」～「Ｅ１０，１６」は誤り訂正コード、「ＳＢ１」～「ＳＢ３」及び「ＲＳ１」～「ＲＳ４０」又は「ＲＳ１」～「ＲＳ５９」は同期信号を示す。 - 特許庁
  • When it is judged that the pattern of the standby system K bytes is the pattern for reporting the erroneous connection in the step, since the pattern is transmitted only through an active system transmission line SL, it is approved that the active system transmission line SL is connected to the standby system high-speed interface part 1-1.
    このステップで、予備系Ｋバイトのパターンが誤接続通知用のパターンであると判定されれば、当該パターンは現用系伝送路ＳＬを介してのみ伝送されるのであるから、予備系高速インタフェース部１−１に現用系伝送路ＳＬが接続されたと認定する。 - 特許庁
  • A 1st storage area stores '0' when succeeding data to the 3rd byte of read data appear in the past by using top 2 bytes of the read data for an index and stores address information of a 2nd storage area storing information with respect to the succeeding data when appearing.
    辞書の第１の記憶領域は、読み込んだデータの先頭の２バイトをインデックスとし、読み込んだデータ３バイト目の後続データが過去に出現していない場合には０、出現していれば後続データに関する情報を記憶する第２の記憶領域のアドレス情報を格納する。 - 特許庁
  • Thus, a varying pattern designation command is calculated by computing the upper and lower bytes as required without varying patterns and varying pattern designation commands stored in one to one correspondence, thereby enabling increase in the performance contents while inhibiting an extra growth in the capacity of data.
    これにより、変動パターンと変動パターン指定コマンドを予め対応付けて記憶しておかなくても、その都度上位バイトと下位バイトを演算して変動パターン指定コマンドを算出することにより、データ容量の増大を抑制しつつ、演出内容を増加させることができる。 - 特許庁
  • In the case of expansion instruction, a general virtual expansion register ID reading part 128 reads the byte code of 1 byte and the instruction discriminating part 111 and a general virtual expansion register ID discriminating part 118 specify an instruction class and the ID of the general virtual expansion register from the byte code of 2 bytes.
    拡張命令の場合、汎用仮想拡張レジスタＩＤ読込み部１２８は、１バイトのバイトコードを読込み、命令判別部１１１及び汎用仮想拡張レジスタＩＤ判別部１１８は、２バイトのバイトコードより命令種別と汎用仮想拡張レジスタのＩＤを特定する。 - 特許庁
  • When the next packet transmission timing comes, the terminal 11 couples audio data in the preceding audio RTP packet and audio data to be next transmitted, thereby transmitting one audio RTP packet containing audio data of 320 bytes (=160+160) to the other terminal.
    次のパケット送信タイミングが到来すると、端末１１は、直前の音声ＲＴＰパケット内の音声データと次に送信すべき音声データとを結合することによって、３２０バイト（＝１６０＋１６０）の音声データを含む一つの音声ＲＴＰパケット相手端末宛に送信する。 - 特許庁
  • An interpreter 326 prepares n pieces of processing routines corresponding to n bytes included in the word of a CPU, and reuses a byte code loaded for processing a certain processing routine for the following processing routines, and minimizes the number of times that the CPU loads the byte code.
    本発明に係るインタプリタ３２６は、ＣＰＵのワードに含まれるｎのバイトそれぞれに対応してｎ個の処理ルーチンを用意し、ある処理ルーチンを処理するためにロードしたバイトコードを、それに続く処理ルーチンのために再利用し、ＣＰＵがバイトコードをロードする回数を最小限にする。 - 特許庁
  • When frequency deviation, which exceeds the amount of frequency deviation that can be absorbed by an NJO byte, is to be absorbed, data, which correspond to frequency deviation exceeding the absorption tolerance of the NJO byte, are stored at an unused OH byte in OH bytes defined in the OTU frame.
    ＮＪＯバイトにより吸収可能な周波数偏差量を超えた周波数偏差を吸収する際には、ＯＴＵフレームに定義されているＯＨバイトのうち未使用ＯＨバイトに、ＮＪＯバイトの吸収許容量を超えた分の周波数偏差に相応するデータを格納する。 - 特許庁
  • Since each of nodes can autonomously detect the fault occurrence by detecting that an optical signal to be sent to the present node is not sent, the fault can be speedily recovered in a configuration simplified rather than fault recovery processing utilizing K1 and K2 bytes of SDH.
    このように、自分に送られてくるべき光信号が送られてこないことを検出することにより、各ノードは自律的に障害発生を検出できるので、ＳＤＨのＫ１、Ｋ２バイトを利用した障害復旧処理よりも簡単な構成で、迅速に障害復旧を行うことが出来る。 - 特許庁
  • The number of excess times stored in a memory is counted by one regardless of how many times the excess occurs within one hour, the required memory capacity is 1 byte per hour for one month, and therefore, data for one year require a memory capacity of 1 byte×24 hours×12 months (=288 bytes) for storage.
    メモリに記憶する超過回数は１時間内に何度超過しても１回とカウントし、メモリの容量は時間当たり１ヶ月では１ｂｙｔｅあればよいので１年間分のデータは１ｂｙｔｅ×２４時間×１２ヶ月＝２８８ｂｙｔｅのメモリ容量で保存できる。 - 特許庁
  • A value denoting a recording medium is set to first 2-bits below the 5th line, a flag denoting a sample frequency is set to the 4th bit, a value denoting a quantization bit number of sample data is set to the 7th and 8th bits, and sample data are provided to 3 bytes below the 2nd line.
    さらに５行目以下の最初の２ビットには記録媒体を示す値が設けられ、４番目のビットにはサンプル周波数を示すフラグが設けられ、７、８番目のビットにはサンプルデータの量子化ビット数を示す値が設けられ、２番目以下の３バイトにサンプルデータが設けられる。 - 特許庁
  • When performing an operation for writing audio data from the PC 100 onto the disk 90, the FAT system of the PC 100 is disconnected, and write of the audio data is managed by a FAT system on the side of a disk drive device 1 in which a write unit of data is 64k bytes×4.
    ＰＣ１００からディスク９０にオーディオデータを書き込む操作を行うときは、ＰＣ１００のＦＡＴシステムが切り離され、データの書き込み単位が６４ｋバイト×４とされたディスクドライブ装置１側のＦＡＴシステムによりオーディオデータの書き込みが管理される。 - 特許庁
  • When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.
    １マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁
  • The number of frames for one symbol corresponding to each pattern of left rotary reel is made to correspond to the predetermined number of advancing frames in an advancing frame number stop table 131, which stores the respective upper and lower four bits of 21 bytes corresponding to the 21 symbols respectively.
    進みコマ数停止テーブル１３１は、左回転リールの各図柄に対応するコマ番号と予め定めた進みコマ数とが対応付けられたもので、２１個の図柄に対応する２１バイトの各上位４ビットと各下位４ビットとに停止テーブルがそれぞれ記憶されている。 - 特許庁
  • To correctly generate an error correction code even when one part bytes of input data are missing at the time of generating an error correction code constituted of circulating codes by processing data by plural byte units in an error correction code generating circuit.
    本発明は、誤り訂正符号生成回路に関し、特に複数バイト単位でデータを処理して巡回符号による誤り訂正符号を生成する場合に適用して、入力データの一部バイトが欠落した場合でも正しく誤り訂正符号を生成することができるようにする。 - 特許庁
  • An external CPU 35 judges that a command header in a buffer circuit 21 reaches the number of bytes set to a byte width designation register 33 when a flag 41 is active, and reads the command header from the buffer circuit 21 through an open gate circuit (any one of circuits 23-29) by one accessing.
    外部ＣＰＵ３５は、フラグ４１がアクティブであるとき、バッファ回路２１内のコマンドヘッダがバイト幅指定レジスタ３３に設定されたバイト数に達したと判断し、開いているゲート回路（２３〜２９のいずれか）を通じてバッファ回路２１からコマンドヘッダの読込みを１回のアクセスで行う。 - 特許庁
  • When the acceptance of a command relating to a configuration change of a network or a change of K1/K2 bytes is notified, a switching control unit 123 updates information in a storage unit 140 but does not made updating contents reflected on a communication processing unit 119 and notifies an operation prediction processing unit 131 of information updating.
    予測モードに入っている場合、切替制御部１２３は、ネットワークの構成変更のコマンドの受付けの通知やＫ１／Ｋ２バイトの変化の通知を受けると、記憶部１４０の情報の更新はおこなうが、更新内容を通信処理部１１０へ反映させずに、情報を更新した旨を動作予測処理部１３１へ通知する。 - 特許庁
  • To provide a technology of assigning fixed length data uniformly divided in units of prescribed bytes in matching with data fields by each modulation system even when there are data fields adopting intermingled modulation systems in the case of transmitting data in two-way by using wireless frames with a prescribed band between a base station and a plurality of subscriber stations.
    基地局と複数の加入者局との間で一定帯域の無得フレームを用いて双方向データ伝送を行う際に、データ領域に変調方式が混在する部分が存在しても、所定バイト単位で均等に分割された固定長データを各変調方式毎のデータ領域に合致させて割り当てる。 - 特許庁
  • The EEPROM device comprises a semiconductor substrate, a first region formed in a predetermined region of the semiconductor substrate and in which multiple memory transistors are arranged, and a second region formed adjacent to the first region and in which a selection transistor for supplying a predetermined voltage to a memory transistor in units of bytes is formed.
    半導体基板、半導体基板の所定領域に形成され、複数のメモリトランジスタが配置される第１領域、及び第１領域と隣接して形成され、バイト単位のメモリトランジスタに所定電圧を供給する選択トランジスタが形成される第２領域を備えるＥＥＰＲＯＭ素子である。 - 特許庁
  • The shared range of virtual addresses straddles the 2^42 bytes boundary between ranges used by different third-level DAT tables and is situated between a lower private range and an upper private range so that an individual address space can map both the lower private range and a shared range used only by three levels of DAT tables.
    仮想アドレスの共用範囲は、異なる第３レベルＤＡＴテーブルで用いられる範囲間の２^42バイト境界を跨ぎ、個々のアドレス・スペースが低位専用範囲および３レベルのＤＡＴテーブルのみに使用される共用範囲の両方をマップできるように、低位専用範囲と高位専用範囲との間に位置する。 - 特許庁
  • The descramble circuit 20 comprises a one-shift operating circuit 24 for generating a new scramble value by shifting the inputted scramble value by one byte according to a generating polynomial Φ(x), and a 209-shift operating circuit 25 for generating a new scramble value by shifting 209 bytes according to the generating polynomial Φ(x).
    デスクランブル回路２０は、入力されたスクランブル値を、生成多項式Φ（ｘ）に従って１バイト分シフトさせて新たなスクランブル値を生成する１シフト演算器２４と、生成多項式Φ（ｘ）に従って２０９バイト分シフトさせて新たなスクランブル値を生成する２０９シフト演算器２５とを備える。 - 特許庁
  • A data element rearrangement logic 808 responds to a signal for designating the endian mode and a signal for designating the data element size, in order to rearrange the read bytes so that the data elements will not change, regardless of the endian mode used by the memory at the time of storing them in the SIMD register 812.
    データ要素再整理ロジック８０８は、ＳＩＭＤレジスタ８１２に記憶されるとき、メモリにより使用されているエンディアンモードに関係なく、データ要素が変化しないように、読み出されたバイトを再整理するために、エンディアンモードを指定する信号、及びデータ要素サイズを指定する信号に応答する。 - 特許庁
  • A QR code is put together at a specified position of bit map data of an image, data outside an effective region of the bit map data, for example, of one head line or one or two head bytes is increased, and belt data indicative of an attachment position of the QR code is embedded in the part to store or fax the united data.
    画像のビットマップデータの所定の位置にＱＲコードを合成するとともに、ビットマップデータの有効領域外、例えば、先頭１ライン、先頭１又は２バイト分のデータを増加し、その部分にＱＲコードの添付位置を示す帯データを埋めて一体化したデータを保存またはファクシミリ送信する。 - 特許庁
  • The descramble circuit 20 includes: a one-shift computing element 24 for shifting an inputted scramble value for one byte according to a generating function Φ(x) to generate a new scramble value, and a 209 shift computing element 25 for shifting the inputted scramble value for 209 bytes according to the generating function Φ(x) to generate a new scramble value.
    デスクランブル回路２０は、入力されたスクランブル値を、生成多項式Φ（ｘ）に従って１バイト分シフトさせて新たなスクランブル値を生成する１シフト演算器２４と、生成多項式Φ（ｘ）に従って２０９バイト分シフトさせて新たなスクランブル値を生成する２０９シフト演算器２５とを備える。 - 特許庁
  • An internal CPU 13 refers to the status information to decide it to be a null packet, and, in need of an output for an HSD, instructs a DMA controller 15 to transfer the heading 4 bytes of the TS packet to an HSD output 102 as well as sending information for showing it is a null packet, thereby releasing a buffer in the memory 16.
    内蔵ＣＰＵ１３はステータス情報を参照し、ヌルパケットと判断すると、ＨＳＤに出力を要する場合、ＤＭＡ制御部１５にＴＳパケットの先頭４バイトをＨＳＤ出力１０２へ転送する指示と、ヌルパケットであることをも示す情報を出し、内蔵メモリ１６のバッファを解放する。 - 特許庁
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 24 25 次へ＞

例文データの著作権について