「cache memory」を含む例文一覧(2237)
＜前へ 1 2 .... 22 23 24 25 26 27 28 29 30 .... 44 45 次へ＞- The adapters 1, 2, the cache memory, and the common bus, are duplicated for realizing fallback operation in the case of a fault, and the joint part of each adapter, the cache memory and the common bus can be hot-swapped so that maintenance check and part replacement can be carried out without stopping the system.
アダプタ１，２，キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。 - 特許庁 - Thus, the latest block can be extracted from the memory MMi, when the cache error occurs on the other processor PRi, and it is not necessary to request write-back from the memory MMi to the cache Cmi which is the only one holding the latest block.
これにより、他のプロセッサＰＲｉがキャッシュミスをおこした場合に、メモリＭＭｉから最新のブロックを取り出すことができ、メモリＭＭｉから最新のブロックを唯一保持するキャッシュＣＭｉに対して書き戻し要求を行う必要がなくなる。 - 特許庁 - On detecting that a compact memory card is set, a parameter acquisition section 421 acquires parameters required to determine a structure of a directory cache (for example, cluster size information) from the compact memory card, and notifies the acquired parameter to a cache structure determination section 422.
パラメータ取得部４２１は、小型メモリカードが装着されたのを検知すると、小型メモリカードから、ディレクトリキャッシュの構造を決定するのに必要なパラメータ（例えば、クラスタサイズ情報）を取得し、取得したパラメータを、キャッシュ構造決定部４２２に通知する。 - 特許庁 - Since the area is arranged in an area designated to be outside a cache object within a memory space when the programs are carried out, the shared data are not copied to the cache memories, and only values on the main memory are always referred to/updated.
この領域はプログラムの実行時、メモリ空間内でキャッシュ対象外として指定された領域に配置されるので、共有データはキャッシュ・メモリに複写されることがなく、常に主記憶上の唯一の値が参照・更新されることになる。 - 特許庁 - When the data on the pixel shown by the selection address are not stored in the cache memory, the data shown by the selection address are read from the external memory provided outside the cache circuit as read data, and are written into the area selected by the selection signal.
選択アドレスが示す画素のデータがキャッシュメモリに格納されていないとき、選択アドレスが示すデータを、当該キャッシュ回路の外部に設けられた外部メモリからリードデータとして読み出して、選択信号が選択する領域に書き込む。 - 特許庁 - To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.
キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁 - Many operation clock cycles wasted in the processor of the conventional technology are saved by compensating the state which is missed to be fetched by the cache memory, namely, a mistake by the cache memory irrespective of whether or not the processor is provided with branching prediction mechanism.
プロセッサが分岐予測機構を備えているか否かに関わらず、従来技術のプロセッサで浪費されていた多くの動作クロックサイクルは、キャッシュメモリがフェッチし損なっている状況、即ちキャッシュメモリのミスを補償することで節約される。 - 特許庁 - To provide a storage system, which prevents a free cache memory from being reduced by data which remains in the cache memory of a storage subsystem, without being transmitted to a storage area in an external storage, and is accumulated therein, and which is able to properly maintain the I/O processing performance of the storage subsystem.
ストレージサブシステムのキャッシュメモリに外部ストレージの記憶領域に転送されずに残存するデータが蓄積されてキャッシュメモリを圧迫することを防ぎ、ストレージサブシステムのＩＯの処理性能を良好に維持可能なストレージシステムを提供する。 - 特許庁 - A data processing system, which is provided with; a storage device provided with a cache memory having a first and second regions and a disk device which stores the data of the cache memory; and a computer executing a first and second programs, is operated as follows.
第１の領域と第２の領域とを有するキャッシュメモリとキャッシュメモリのデータを格納するディスク装置とを備えたストレージ装置と、第１のプログラムと第２のプログラムを実行する計算機とを備えたデータ処理システムを以下のように動作させる。 - 特許庁 - When an execution address is output to the coprocessor 50 from CPU 2, a coprocessor control part 3 intercepts address output from CPU 2 to a cache memory 4, and does not supply address to the cache memory 4.
ＣＰＵ２からコプロセッサ５０に対して、その実行アドレスが出力されている場合は、コプロセッサ制御部３によって、ＣＰＵ２からキャッシュメモリ４へのアドレス出力を遮断させ、キャッシュメモリ４に対してアドレス供給を行わないようにする。 - 特許庁 - An update processing part 33 outputs an update request to the main control part 31 on the basis of an update interval set by an update interval setting part 34, and the main control part 31 updates contents of the cache memory 32 by reading the retrieval expression from the cache memory 32 to retrieve the database 50 again when the update request is received and storing a retrieval result in the cache memory 32.
更新処理部３３は、更新間隔設定部３４によって設定された更新間隔に基づいて主制御部３１に更新要求を出力し、主制御部３１は、更新要求を受信した場合にキャッシュメモリ３２から検索式を読み出して再度データベース５０の検索をおこない、検索結果をキャッシュメモリ３２に記憶することでキャッシュメモリ３２の内容を更新する。 - 特許庁 - When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a.
ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。 - 特許庁 - The first and third memory modules and the second and fourth memory modules are respectively allowed to make pairs, and when failure is caused in one of the first to fourth memory modules, the directory module group writes first write data in the memory modules making a pair among the residual memory modules, and sets cache management areas in the two memory modules among the residual memory modules.
第１及び第３のメモリモジュールと第２及び第４のメモリモジュールは互いにペアを組んでおり、第１乃至第４のメモリモジュールのいずれ一つに故障が発生すると、ディレクタモジュール群は残りのメモリモジュールのうちペアを組んでいるメモリモジュールにファストライトデータを書き込み、さらに、残りのメモリモジュールのうち二つのメモリモジュールにキャッシュ管理領域を設定する。 - 特許庁 - After wiping out all lines in a dirty state existing on a cache memory 2 to a memory module 4a, a processor 1 switches a main memory controller 3 to a copy mode, and issues write invalidating byte enable to one word in all the lines of a copy area, and stores all the lines of the copy area in the dirty state in the cache memory 2.
キャッシュメモリ２上に存在するダーティ状態のラインをすべてメモリモジュール４ａへ掃き出した後、プロセッサ１はメインメモリ制御装置３を複写モードに切り替えて、バイトイネーブルを無効化したライトを複写領域の全ライン内の１ワードに対して発行し、キャッシュメモリ２に複写領域の全ラインをダーティ状態で格納する。 - 特許庁 - A page printer controller 10 comprises a command processor, a printer video processor having a video port, a cache memory for data and commands, a memory controller for interchangeably connecting the printer video processor to an external memory and the cache memory for data and commands and an input/output controller for interchangeably connecting the page printer controller 10 to the input/output controller.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - This method comprises a processor 1; a cache memory 11 arranged therein; a processing execution part 2 contained in the processor 1 and comprising a command decoding part/issuing part 5 a register file 6, a prefetch execution control part 7, an external memory control part 8, a cache memory control part 9 and a data processing part 12; and an external memory 10 arranged out of the processor 1.
プロセッサー１と、内部に配置されたキャッシュメモリー１１と、プロセッサー１に内蔵され、命令解読部／発行部５、レジスターファイル６、プリフェッチ実行制御部７、外部メモリー制御部８、キャッシュメモリー制御部９及びデータ処理部１２からなる処理実行部２と、及びプロセッサー１の外部に配置された外部メモリー１０とで構成する。 - 特許庁 - A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - Accordingly, the reduction in processing efficiency in DMA transfer between the main memory 60 and the local memory 20 can be prevented by the processing for ensuring the coherency between the main memory 60 out of a CPU and the cache memory 40 of the CPU.
したがって、ＣＰＵ外部のメインメモリ６０とＣＰＵのキャッシュメモリ４０とのコヒーレンシを保証させる処理により、メインメモリ６０とローカルメモリ２０との間でＤＭＡ転送を行う際の処理効率が低下する事態を防止することが可能となる。 - 特許庁 - A computer cache memory having at least two levels includes associativity sets allocated to congruence groups, each congruence group having multiple associativity sets (preferably two) in the higher level cache and multiple associativity sets (preferably three) in the lower level cache.
少なくとも２つのレベルを有するコンピュータ・キャッシュ・メモリが、一致グループに割り振られた連想セットを含み、各一致グループは、高レベル・キャッシュにおいて複数の（望ましくは、２つの）連想セットを有し、低レベル・キャッシュにおいて複数の（望ましくは、３つの）連想セットを有する。 - 特許庁 - To provide a data processor for adjusting a read size, preventing re-reading of data which is read in a cache and easily managing data which is read in the cache when data is to be transferred by using an internal memory as the cache.
内部メモリをキャッシュとして使用してデータ転送を行うのにあたり、読み込みサイズを調整でき、キャッシュに読み込まれているデータの再読み込みを防止できるとともに、キャッシュに読み込まれているデータの管理を容易に行えるデータ処理装置を提供すること。 - 特許庁 - When the total number of cash lines required to store data for one line of two-dimensional data of the cache memory 10 is a multiple of the number of cache lines, a decoder 2 determines a cache line for storing the two-dimensional data, with the index converted based on the look-up table 1.
キャッシュメモリ１０の、二次元データ１行分のデータを格納するのに必要なキャッシュラインの総数が、キャッシュラインの個数の倍数であった場合、デコーダ２は、ルックアップテーブル１で変換されたインデックスで、二次元データを格納するキャッシュラインを決定する。 - 特許庁 - To efficiently execute a reading request issued from a host computer when a writing request is cached in a cache memory.
書き込み要求がキャッシュ・メモリにキャッシュされている際にホスト・コンピュータからなされた読み出し要求を効率よく実行する。 - 特許庁 - After that, an instruction code after rewrite is fetched (S26), an instruction code after update is already stored in the instruction cache memory.
その後、書換後の命令コードがフェッチされると（Ｓ２６）、命令キャッシュメモリにはすでに更新後の命令コードが格納されている。 - 特許庁 - To provide an apparatus and a method for receiving digital data broadcast with an increased hit rate of a cache memory.
キャッシュメモリのヒット率を高くすることが可能なデジタルデータ放送受信装置およびデジタルデータ放送受信方法を提供する。 - 特許庁 - To improve data access speed by separating user data and management data which are recorded in a recording medium, and caching them in a cache memory.
記録媒体に記録されたユーザデータと管理データとを分離してキャッシュメモリにキャッシュすることで、データアクセススピードを向上させる。 - 特許庁 - To improve the total CPU performance, and to reduce the physical size and the power to be consumed by a cache memory.
全体的なＣＰＵパフォーマンスを向上させるとともに、キャッシュメモリが消費する物理的なサイズおよび電力を低減する。 - 特許庁 - The instruction cache memory 12 is provided with a clock gate circuit 26 which controls the supply of a clock signal CLK to a tag RAM 22.
命令キャッシュメモリ１２にタグＲＡＭ２２へのクロック信号ＣＬＫの供給を制御するクロックゲート回路２６を設ける。 - 特許庁 - When a cache memory is normal, write access to each of the volumes 6A and 6B is processed in an after-write method as shown in figure (a).
キャッシュメモリが正常な場合は、図１（ａ）に示すアフターライト方式で各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁 - To provide a cache memory control system, and a control method and a control program for the same, allowing improvement of processing performance.
処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。 - 特許庁 - Thus, cache data of the corresponding address whose VALID flag is reset is discarded without being written back to the memory 104.
これにより、ＶＡＬＩＤフラグがリセットされた、該当するアドレスのキャッシュデータはメモリ１０４に書き戻されることなく破棄される。 - 特許庁 - When the cluster representative point in the cache memory satisfies predetermined standards, the cluster representative point is used to create a map image.
キャッシュメモリ内のクラスタ代表点が所定の基準を満たす場合は、このクラスタ代表点を地図画像生成に用いる。 - 特許庁 - A prefetch part 1C prefetches the data to be read by the host 3 from the storage part 2, and stores it in a cache memory 1B.
プリフェッチ部１Ｃは、ホスト３により読み出されるデータを、先回りして記憶部２から読出し、キャッシュメモリ１Ｂに記憶させる。 - 特許庁 - The data written in the write cache protecting circuit 105 are held until the data in the memory module 104 are completely written in an HDD 106.
ライトキャッシュ保護回路(105)に書き込まれたデータは、メモリーモジュール(104)内のデータがHDD(106)に書き込みが終了するまで保持される。 - 特許庁 - To increase rewrite cycles in a nonvolatile memory, which is used as a cache area, by utilizing the feature of a disk medium.
ディスク媒体の特徴を活かしてキャッシュ領域として使用する不揮発メモリの書換えの制限回数を増大させる。 - 特許庁 - To reduce the load of a snoop bus connecting a plurality of cache units and a memory management unit(directory side) at a main storage side.
複数のキャッシュユニット及び主記憶側のメモリ管理ユニット（ディレクトリ側）を結合しているスヌープバスの負担を軽減する。 - 特許庁 - Normally, a controller 1(131) temporarily preserves data from a computer 1(101) in a cache memory 15, and then writes the data in a disk 16.
通常時はコントローラ１（１３1）はコンピュータ１（１０1）からのデータをキャッシュメモリ１５に一時保存後、ディスク１６に書き込む。 - 特許庁 - The image data transmitted from the server computer 1 to the printer 2 through a communication means are stored in the cache memory of the printer 2.
サーバコンピュータ１からプリンタ２に通信手段を介して送信された画像データは、プリンタ２のキャッシュメモリに記憶される。 - 特許庁 - An update management table storage control part 45 stores an update management table stored in a cache memory 25 into a system volume 33.
更新管理テーブル保存制御部４５は、キャッシュメモリ２５に保存されている更新管理テーブルをシステムボリューム３３に保存する。 - 特許庁 - To increase operation speed of a circuit in which a translation look- aside buffer and a cache memory incorporated in a microprocessor are incorporated and to reduce power consumption of it.
マイクロプロセッサに搭載されるトランスレーションルックアサイドバッファとキャッシュを搭載した回路の高速化、低消費電力化する。 - 特許庁 - A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.
物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁 - When the execution of the defect relief of the memory 11 is instructed, a relief program 15 is loaded to the secondary cache 2b of the CPU 2.
メモリ１１の不良救済の実行が指示されると、救済プログラム１５がＣＰＵ２の二次キャッシュ２ｂにロードされる。 - 特許庁 - And, lastly, related data related to each of all contents data recorded in the mini-disk 90 are developed in the cache memory 11.
そして最後にミニディスク９０に記録された全コンテンツデータの各々に関連する関連データをキャッシュメモリ１１に展開する。 - 特許庁 - To improve a cache hit rate and to improve the throughput of a system by performing an appropriate address conversion processing at memory accessing.
メモリアクセス時に適切なアドレス変換処理を行うことにより、キャッシュヒット率を向上し、システムのスループットを向上する。 - 特許庁 - Timbre parameters that a sound source core 33 requires when reproducing a musical sound are stored in a cache memory 32 for all channels.
音源コア３３が楽音を再生する際に必要とする音色パラメータは、キャッシュメモリ３２に全てのチャンネル分格納されている。 - 特許庁 - Furthermore, the use of the external SSD array as the WB cache memory eliminates the need for mirroring the DAS controller.
さらに、ＷＢキャッシュ・メモリとして外部ＳＳＤアレイを使用することにより、ＤＡＳコントローラをミラーリングする必要がなくなる。 - 特許庁 - The repeater 30 incorporates a cache memory 35 which stores readout data from a storage device 11 in a storage network system.
ストレージネットワークシステムにおいて、中継器３０は、ストレージデバイス１１からの読み出しデータを記憶するキャッシュメモリ３５を内蔵する。 - 特許庁 - A cache memory 102 holds query information to the database 103 inputted from an input device 101.
キャッシュメモリ１０２には入力装置１０１から入力したデータベース１０３に対する問い合わせ情報が保持されている。 - 特許庁 - In addition, the flexibility of a cache, or other memory oriented approach, in performing microcode instructions is still available.
さらに、キャッシュまたは他のメモリ指向アプローチの柔軟性は、マイクロコード命令を実行する際に、依然として利用可能である。 - 特許庁 - Actually, what's really wrong with these 'fake motherboards' is their memory cache, which is just put in as a 'decorative appendage'.
事実、これらの「偽物マザーボード」で実際に何が悪いかというと、「装飾的付加物」として付けられているメモリキャッシュなのだ。 - コンピューター用語辞典 - Documents which do not have close reference among documents 206 to 210 saved in the cache memory are all gathered by garbage collection.
キャッシュ・メモリに保存されるドキュメント２０６〜２１０で、強い参照を持たないものは、すべてガーベッジ・コレクションにより回収される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
