「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 58 59 60 61 62 63 64 65 66 .... 274 275 次へ＞- A memory stuck interface 66 is controlled by the control section 67 to store the still picture to a memory stick 10 and to read the still picture from the memory stick 10.
メモリースティックインターフェース６６は、制御部６７に制御され、装着されているメモリースティック１０に、静止画像並びに日付および時刻のデータを書き込み、メモリースティック１０から静止画像を読み出す。 - 特許庁 - A process processing circuit 4 processes an image signal from an image pickup element 2, a memory control section 5 records the processed signal to a frame memory 6 and reproduces/displays the recorded signal on a monitor display section 10 via a video memory 9.
撮像素子２からの画像信号をプロセス処理回路４で処理し、メモリ制御部５によりフレームメモリ６に記録し、またビデオメモリ９を介してモニタ表示部１０に再生表示する。 - 特許庁 - An LBA classification control section 9 in the storage determines the access to the memory 11 from the LBA, and directly accesses and reads data in the memory region of the memory 11 indicated by the LBA.
記憶装置のＬＢＡ分類制御部９は、そのＬＢＡから、メモリ１１へのアクセスであることを判断し、ＬＢＡが指すメモリ１１のメモリ領域にあるデータを直接アクセスして読み出す。 - 特許庁 - A memory access checker 107 verifies logic of the memory control circuit 102 using the transaction information acquired by the memory model 105 and the transaction information held by the transaction monitor 104.
そして、メモリアクセスチェッカー１０７は、メモリモデル１０５が取得したトランザクション情報と、トランザクションモニタ１０４が保持したトランザクション情報とを用いてメモリ制御回路１０２の論理検証をする。 - 特許庁 - To perform the data access, a synchronizer circuit synchronizes the multiple memory controller chips such that one of the memory controller chips drives the address bus and/or control signals to the memory device.
データ・アクセスを行なうために、シンクロナイザ回路は、複数のメモリ・コントローラ・チップを同期させ、その結果、メモリ・コントローラ・チップのうちの１つが、記憶装置へのアドレス・バスおよび／または制御信号を駆動する。 - 特許庁 - A memory controller interface control part 170 transmits the instruction packet to a memory controller and receives a response packet that corresponds to the instruction packet and includes the ID included in the instruction packet from the memory controller.
メモリコントローラインタフェース制御部１７０は、命令パケットをメモリコントローラに送信し、当該命令パケットに含まれるＩＤを含む、命令パケットに対する応答パケットをメモリコントローラから受信する。 - 特許庁 - The common module includes a control device, more than one processing unit, more than one local memory causing the processing units to process a program, a direct memory access, a controller and a shared main memory.
共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁 - The read-out control circuit supplies a read-out signal for reading out data from a memory cell MC to at least one memory core to which a refresh signal is not supplied, and operates a memory core as a read-out core.
読み出し制御回路は、メモリセルMCからデータを読み出すための読み出し信号を、リフレッシュ信号が供給されないメモリコアの少なくとも１つに供給し、メモリコアを読み出しコアとして動作させる。 - 特許庁 - To retain data in a memory satisfactorily and to prevent a useless current from flowing into the memory so that the power consumption is suppressed even if a memory control circuit is in a state in which power supply is halted.
メモリ制御回路への電源供給の停止状態であっても、メモリのデータを良好に保持すると共に、メモリに不用な電流が流れることを防止して、消費電力を抑える。 - 特許庁 - When image data read by a scanner part 10 are stored in a page memory 13, a memory control part 12 executes N-up, respect (repeating copy) or composting, etc., on the page memory 13 by controlling its address.
メモリ制御部１２は、スキャナ部１０で読み取った画像データをページメモリ１３に格納する際に、そのアドレスを制御することで、ページメモリ１３上で、Ｎ−ｕｐ、リピート（繰り返しコピー）、合成などを行う。 - 特許庁 - To provide a cache memory control circuit, capable of operating a cache memory, in an access mode in which the cache memory operates with as low power consumption as possible, while keeping the cache hit performance equivalent to that in a normal access mode.
通常アクセスモードと同等のキャッシュヒット性能を持ちつつ、可能な限りの低消費電力で動作するアクセスモードでキャッシュメモリを動作させることができるキャッシュメモリ制御回路を提供する。 - 特許庁 - To obtain a small, compact, and inexpensive USB memory which is used not only as the USB memory, of course, but as an IC recorder, and shares a system control part of a USB memory body.
本発明はＵＳＢメモリとしての使用は勿論、ＩＣレコーダとしての使用もでき、かつＵＳＢメモリ本体のシステム制御部を共用して、小型コンパクトで、かつ安価なＵＳＢメモリを得るにある。 - 特許庁 - A storage control program stored in a flash memory 101 is executed by a CPU 102 so that board unique information stored in the flash memory 101 can be stored in a non-volatile memory 103 in the same way.
フラッシュメモリ１０１に記憶された記憶制御プログラムをＣＰＵ１０２が実行することで同じくフラッシュメモリ１０１に記憶されたボード固有情報を不揮発性メモリに１０３に記憶する。 - 特許庁 - Consequently, wasteful memory transfer between the display control section 17 and the display frame memory 40 can be reduced, and power consumption can be reduced.
したがって、表示制御部１７と表示用フレームメモリ４０との間の無駄なメモリ転送が削減でき、消費電力を低減することが可能となる。 - 特許庁 - To flexibly correspond to the expansion of an operation command of a memory card and change in API (Application Program Interface) and to simplify a state control of the memory card.
メモリカードの動作コマンドの拡張やＡＰＩの変更等に柔軟に対応できるようにし、且つメモリカードのステート管理制御の単純化を図る。 - 特許庁 - In this address converting circuit 23, a memory array is divided into a test program region 32 and a memory region 31 to be tested in accordance with the control signal for test.
このアドレス変換回路２３は、テスト用制御信号に応じて、メモリアレイがテストプログラム領域３２とテスト対象メモリ領域３１とに分割される。 - 特許庁 - Access relating to the non-volatile memory by the application is inhibited, and control of access limit relating to the whole area of the non-volatile memory is performed by a card OS.
アプリケーションによる不揮発性メモリに対するアクセスを禁止し、カードＯＳが不揮発性メモリの全領域に対するアクセス制限の制御を行う。 - 特許庁 - Further the update data are temporarily stored in a second nonvolatile memory 213 for process control via the memory access controller 221 and an image data controller 203.
また、画像メモリー・アクセス制御部２２１、画像データ制御部２０３を介してプロセス制御用の第２の不揮発メモリー２１３に一時的に格納される。 - 特許庁 - Furthermore, a large-capacity memory card function is added to the SIM card, and a control interface of a memory card is accessed from the controller through reflected wave transmission.
さらに、ＳＩＭカードに大容量のメモリカード機能を付加し、反射波伝送を介して制御装置からメモリカードの制御インターフェースにアクセスする。 - 特許庁 - A cartridge 208 has a CRG memory 230 for storing a pixel count which is read and written by a control section via a memory RW unit 231.
カートリッジ２０８にはピクセルカウント値を記憶するＣＲＧメモリ２３０が備えられ、メモリＲＷユニット２３１を介して制御部から読み書きされる。 - 特許庁 - At the memory access, the memory controller 10 outputs instructions including 2nd identification numbers to the DIMMs 11a to 11d through the control signal bus 102.
メモリアクセスを行うとき、メモリコントローラ１０は、制御信号バス１０２を介してＤＩＭＭ１１ａ〜１１ｄに第２識別番号を含む命令を出力する。 - 特許庁 - The control task 23 performs processing of allowing a nonvolatile memory device 16 to store each event information and periodic information stored in a volatile memory device 15 (S24).
ログ制御タスク２３が、揮発メモリデバイス１５へ記憶済みの各イベント情報及び定期情報を不揮発メモリデバイス１６へ記憶させる処理を行う（Ｓ２４）。 - 特許庁 - The control part 100 verifies the moving image data written in the data memory 50 or the memory card MC in the fragment unit to detect a write error.
制御部１００は、データメモリ５０またはメモリカードＭＣに書き込まれた動画データを、フラグメント単位で検証して、書込エラーの有無を検出する。 - 特許庁 - A control unit 11 of the television receiver 100 has a CPU (central processing unit) 12, a RAM (Random Access Memory) 13, storage unit 14, or the like, for example, as shown in Fig.2.
テレビジョン受像機１００の制御部１１は、例えば、図２に示すように、ＣＰＵ（Central Processing Unit）１２，ＲＡＭ（Random Access Memory）１３，記憶部１４等を備えている。 - 特許庁 - To provide a flash memory control device with a short rewrite time by dispensing with the execution of a program after erase processing in the generation of a rewrite in a flash memory part.
フラッシュメモリ部に書き換え発生時イレース処理後、プログラムを実行する必要がなく書き換え時間が短いフラッシュメモリ制御装置を提供する。 - 特許庁 - The game machine includes a release memory announcement means (direction control apparatus 40) for announcing in advance information related to the result of a variable display game from a release memory.
始動記憶に基づく変動表示ゲームの結果に関する情報を予告報知する始動記憶報知手段（演出制御装置４０）を備える。 - 特許庁 - The shift control device is a device for controlling the electrically controllable derailler and is provided with an action mode setting part; a memory part; and a memory renewal part.
変速制御装置は、電気制御可能なディレーラを制御する装置であって、動作モード設定部と、記憶部と、記憶更新部とを備えている。 - 特許庁 - To provide an electronic device which is the electronic device corresponding to multi languages, and reduces memory load storing language data, a camera, and such a memory control method.
多言語に対応する電子装置であって、言語データを格納するメモリの負担が少ない電子装置、カメラ、およびこのようなメモリ制御方法を提供する。 - 特許庁 - To perform a passing control of writing and reading of data to a memory at a high speed with a relatively simple constitution in a memory device.
本発明は、メモリ装置に関し、比較的簡単な構成によりメモリへのデータの書込み及び読出しの追い越し制御を高速で行うことを目的とする。 - 特許庁 - To provide a nonvolatile semiconductor memory of a control system which can make narrow a threshold distribution of a memory cell in a data erase state.
メモリセルのデータ消去状態のしきい値分布をより狭めることのできる制御方式を有する不揮発性半導体記憶装置を提供する。 - 特許庁 - A gate transistor non-conducted by the control signal separates a corresponding memory cell from write-in voltage, and disables write-in for the memory cell.
制御信号により非導通状態にされたゲートトランジスタは、対応するメモリセルを書き込み電圧から切り離して、メモリセルの書き込みを不可とする。 - 特許庁 - Thus, the memory control means permits access operation for the memory blocks 130, 131 of two divided small individual storage areas respectively and independently.
このように、メモリ制御手段は、二つの各小記憶領域に分割したメモリブロック１３０，１３１をそれぞれ独立してアクセス動作可能としている。 - 特許庁 - The control part records the IDs in a memory, then reads the IDs one by one from the memory and counts the number while collating the IDs on whether there is duplication of the IDs.
制御部はそれらのIDをメモリに記録し、次いでIDを１つずつメモリから読み出し、IDに重複が無いか照合しつつ、その数を計数する。 - 特許庁 - A circuit element 10 has a memory circuit and a main control circuit for controlling the operation of the game machine based on the information stored in the memory circuit.
回路素子１０には、記憶回路と記憶回路に記憶されている情報に基づいて遊技機の動作を制御する主制御回路が設けられている。 - 特許庁 - To provide a memory access control circuit preventing specification of refresh conditions from being not satisfied by contension between refresh and memory access.
リフレッシュとメモリアクセスとの競合によりリフレッシュ条件の規定が満足できなくなるおそれを低減することができるメモリアクセス制御回路を提供する。 - 特許庁 - To provide a semiconductor memory device capable of suppressing an influence of potentials of electrode layers, functioning as a control gate of a memory cell, on other regions.
メモリセルのコントロールゲートとして機能する電極層の電位が他領域に影響するのを抑制することができる半導体記憶装置を提供する。 - 特許庁 - When the error caused by a memory region shortage of the font memory is brought about, a printing data analysis part 4 notifies a system control part 2 that the error is brought about.
フォントメモリのメモリ領域不足に起因するエラーが発生すると、印刷データ解析部４は、システム制御部２にエラーが発生した旨を通知する。 - 特許庁 - A refresh control circuit 10 receives an interrupt signal REFTEND which requests the refresh of a dynamic random access memory DRAM 200 and is asserted at a specified timing.
リフレッシュ制御回路１０は、所定のタイミングごとにアサートされるＤＲＡＭ（Dynamic Random Access Memory）２００のリフレッシュを要求する割込信号ＲＥＦＴＥＮＤを受ける。 - 特許庁 - When the logic difference further shows the presence of sufficient data packets in the buffer memory, the interface control unit 12 executes burst reading operation to the buffer memory.
バッファメモリに十分なデータパケットがあることを該論理差がさらに示している場合、該ユニット１２はバースト読み取り動作をバッファメモリに実行する。 - 特許庁 - A PCI controller (13) can make a memory controller (14) perform access control over an external memory (3) in response to an access request made by PCI masters (5, 6).
ＰＣＩコントローラ（１３）は、ＰＣＩマスタ（５，６）によるアクセス要求に応答してメモリコントローラ（１４）に外部メモリ（３）をアクセス制御させることが可能である。 - 特許庁 - If the combination of distances coincides with that of the pattern to be detected, the position analysis section outputs to a rear-stage page memory a control signal for resetting the page memory.
その結果、位置解析部は、検出対象パターンと一致した場合に後段のページメモリをリセットするための制御信号をページメモリに出力する。 - 特許庁 - To provide a data processor capable of executing exclusive control by a small circuit scale to a required address of a local memory or a shared memory of a processor core.
プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。 - 特許庁 - The image data and sensor data are stored in a memory 14 for image data storing and a memory 15 for sensor data storing via a digital data control part 10, respectively.
画像データとセンサデータとは、デジタルデータ制御部１０を介して画像データ保存用メモリ１４とセンサデータ保存用メモリ１５とにそれぞれ保存される。 - 特許庁 - Each of the plurality of renewing units 31 and 32 control the memory of the pixel circuit in the corresponding display area at a different time to renew the memory.
複数の刷新ユニット３１、３２は、異なる時間において、それぞれ対応する前記表示領域の画素回路のメモリをコントロールして、メモリの刷新を行なう。 - 特許庁 - Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.
これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁 - Then, control is performed to return the volatile memory from the self-refresh operation mode depending on the progress of writing of data to the nonvolatile memory.
そして、不揮発性メモリへのデータ書込みの進行状況に応じて、その揮発性メモリをセルフリフレッシュ動作モードから復帰させるように制御する。 - 特許庁 - A block B activation control circuit 207 stops retrieval operation in the memory array B in accordance with voltage of the match line MLA after the retrieval of the memory array A.
ブロックＢ活性化制御回路２０７は、メモリアレイＡの検索後のマッチラインＭＬＡの電圧に応じて、メモリアレイＢでの検索動作を中止させる。 - 特許庁 - To facilitate the design of a device for data processing to cooperate with a memory, and to generate an optimal control signal for a desired memory on the basis of an internal address.
メモリと協働するデータ処理用の装置の設計を容易にし、内部アドレスに基づいて、所望のメモリのために最適な制御信号を生成する。 - 特許庁 - In a block (BLK), a plurality of first memory cells (DR) and a plurality of second memory cells (RDR) for storing control data are disposed in rows and columns.
ブロック（ＢＬＫ）は、行及び列に複数の第１のメモリセル（ＤＲ）と制御データを記憶する複数の第２のメモリセル（ＲＤＲ）が配置されている。 - 特許庁 - The command control section 120 accesses the memory block 131 in response to the access signal 122 and acquires specified information corresponding to the command from the memory block 131.
コマンド制御部１２０は、このアクセス信号１２２でもってメモリブロック１３１をアクセスし、メモリブロック１３１からコマンドに応じた特定の情報を取得する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
