「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 .... 274 275 次へ＞- To realize a magnetic memory device requiring only small area and including a control circuit which reduces area to be required by the magnetic memory device.
少ない面積しか必要とせず、それにより磁気メモリテ゛ハ゛イスによって必要とされる面積を低減する制御回路を含む磁気メモリテ゛ハ゛イスを実現すること。 - 特許庁 - Three write video data outputted from resolution converters 6a to 6c are stored in the common memory 8 under control by the memory controller 7.
解像度変換部６ａ〜６ｃから出力された３つの書き込み映像データは、メモリ制御部７の制御の下に共有メモリ８に格納される。 - 特許庁 - In an actual reproducing operation, the memory length of the state memory is set in response to the control data Reg in the SMU134 of the Viterbi decoder 130.
実際の再生動作では、ビタビ復号器１３０のＳＭＵ１３４では、制御データＲｅｇに応じて、状態メモリのメモリ長が設定される。 - 特許庁 - The control part 10 reads the pattern files from a buffer memory 13 and relocates the pattern files on an execution memory 17.
そして、制御部１０は、この求められた使用頻度に基づき、改めてバッファメモリ１３から読み出し、パタンファイルを実行メモリ１７上において再配置する。 - 特許庁 - The memory access inhibition is performed by preventing the access for which memory control signal is one or above, and disabling a data interface capable of being accessed from an external, or the like.
メモリアクセスの禁止はメモリ制御信号の１以上のものの阻止、外部アクセス可能なデータインターフェースのディスエーブル等によって行うことができる。 - 特許庁 - A shared memory control process 41 of the node 10 receives the system information multicasted by the other node 10 and stores it in the shared memory 51.
また、ノード１０の共有メモリ制御プロセス４１は、別のノード１０からマルチキャストされたシステム情報を受信して共有メモリ５１に記憶させる。 - 特許庁 - The respective information are written by being inputted to the memory part 330 from a controller 200 and read out from the memory 330 to the control part 200.
各情報は制御装置２００からメモリ部３３０に入力されることで書き込まれると共に、メモリ部３３０から制御部２００に読み出される。 - 特許庁 - To provide a semiconductor memory apparatus and a refresh control method of the same in which an FBC (Floating Body Cell) technology is applied to a cell transistor of a memory core region.
本発明は、メモリコア領域のセルトランジスタにＦＢＣ技術を実現した半導体メモリ装置及びそのリフレッシュ制御方法を提供する。 - 特許庁 - To provide a cache memory control circuit for properly detecting a write error to a cache memory and reducing penalty period at data recovery.
キャッシュメモリへの書込不良を正確に検出すると共に、データリカバリに伴うペナルティ期間を短縮することが可能なキャッシュメモリ制御回路を提供する。 - 特許庁 - A VTR operation controller 1 includes a control panel 2, an interface cable 3, an EL 4, an input key 5, a memory card slot 6, and a memory card 7.
ＶＴＲ操作制御装置１は、操作パネル２と、インターフェースケーブル３と、ＥＬ４と、入力キー５と、メモリカード挿入口６と、メモリカード７とを有している。 - 特許庁 - The information storage device can include a memory region including a magnetic track and a write/read unit, and a control circuit part connected to the memory region.
該情報保存装置は、磁性トラック及び書込み／読取りユニットを含むメモリ領域と、メモリ領域に連結された制御回路部とを含むことができる。 - 特許庁 - The cluster memory space selection apparatus 119 distributes accesses from the DSP (2) 104 to the cluster memory 1 or 2, according to the control information 131.
クラスタメモリ空間選択装置１１９は、制御情報１３１に従って、ＤＳＰ（２）１０４からのアクセスをクラスタメモリ１もしくは２に振り分ける。 - 特許庁 - In the electronic control device, a second non-volatile memory is externally connected to a microcomputer with an electrically re-writable non-volatile memory being built therein.
電子制御装置は、電気的に書換可能な不揮発性メモリを内蔵するマイコンに、第二の不揮発性メモリが外部接続された構成にされている。 - 特許庁 - A control execution portion 18 accesses the link memory through the indirect reference table based on a logical name so that there is no need to know the specific memory location.
制御実行部１８は、論理名に基づいて間接参照テーブルを介してリンクメモリにアクセスするので、具体的なデータ記憶位置は知らなくて良い。 - 特許庁 - To restrain the deterioration of write speed of a flash memory by suppressing bird's beak generated in an interlayer film interposed between a floating gate and a control gate for a memory cell.
メモリセルの浮遊ゲートと制御ゲートとの間に介在する層間膜において生ずるバーズビークを抑えて、フラッシュメモリの書き込み速度の低下を抑制する。 - 特許庁 - To perform rewriting control with a small number of circuits by storing the number of times of rewriting in a memory element analogically in a NAND type flash memory.
ＮＡＮＤ型フラッシュメモリにおいて、書き換え回数をメモリセルと同様の記憶素子にアナログ的に記憶し、少ない回路数で書き換え制御を行う。 - 特許庁 - The trace memory 12 is composed so as to also store an address for replacement control corresponding to a replacement object on an instruction code or data in the external memory.
トレースメモリ１２は、外部メモリにおける命令コードまたはデータ上における置換対象に対応した置換制御用アドレスも格納するように構成される。 - 特許庁 - To provide a memory device and a memory device control unit which can improve data transfer rate while maintaining the connection compatibility with a conventional interface device.
従来のインタフェースの機器との接続互換性を保ちつつ、データ転送速度を向上できるメモリデバイスおよびメモリデバイス制御装置を提供する。 - 特許庁 - To provide a memory controller which can be made small-sized by the reduction of the area of a semiconductor chip, etc., and flexibly adaptive to differences of control over a memory.
半導体チップの面積の削減などにより小型化でき、かつ、メモリの制御の差異に柔軟に対応できるようにしたメモリ制御装置の提供。 - 特許庁 - To provide an output driver circuit which offers control and logic level adjustment for high speed data communications in a synchronous memory such as a synchronous dynamic random access memory (SDRAM).
同期ダイナミックランダムアクセスメモリ（SDRAM）などの同期メモリにおける高速データ通信のための制御および論理レベル調整を提供する出力ドライバ回路。 - 特許庁 - Furthermore, when the ROM_DIMM 71 is not connected to the memory slot 15, the a memory control part 10 switches the access destination of the CPU 10 to a ROM 31.
また、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されていない場合は、メモリ制御部１０はＣＰＵ１０のアクセス先をＲＯＭ３１に切り替える。 - 特許庁 - To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.
メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁 - To effectively control gate-leak currents and GIDL currents while effectively controlling the off-leak currents of a plurality of memory cells in a semiconductor memory device.
半導体メモリ装置において、複数のメモリセルのオフリーク電流を有効に制限しながら、ゲートリーク電流及びＧＩＤＬ電流を効果的に制限する。 - 特許庁 - To adequately control a buffer memory when using a disk-like recording medium for recording and reproducing at a larger unit than that of the buffer memory.
バッファメモリの記録再生単位に対して大きい単位で記録再生を行うディスク状記録媒体を用いる場合に、適切にバッファメモリの制御を行う。 - 特許庁 - To provide a nonvolatile semiconductor memory device which accurately executes substitution control by surely reading the data of a redundant memory cell without errors.
冗長メモリセルのデータを誤り無く確実に読出し、置換制御を正確に行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁 - When the data are input to all the blocks of the input register, the data are written into the memory of a similarly assumed maximum data width by the memory control part.
入力レジスタの全てのブロックにデータが入力されると、メモリ制御部により、同様に想定される最大データ幅のメモリにデータが書き込まれる。 - 特許庁 - A write stress control table in which stress indexes corresponding to the respective data blocks are shown is stored in a nonvolatile semiconductor memory provided to the memory card.
メモリカードに設けられた不揮発性半導体メモリには、各データブロックに対応するストレス指数が示されたライトストレス制御テーブルが格納されている。 - 特許庁 - Then, the microcomputer 7 retrieves the control program for update from the buffer memory 6, and writes the data in a memory 8 constituted of a flash ROM.
そしてマイクロコンピュータ７はバッファメモリ６から更新用の制御プログラムを検索し、フラッシュＲＯＭで構成されるメモリ８にそのデータを書き込む。 - 特許庁 - To provide an asynchronous semiconductor memory device which can realize high speed of a system, an internal control method and a system for the asynchronous semiconductor memory device.
システムの高速化を実現し得る非同期式半導体記憶装置、非同期式半導体記憶装置の内部制御方法及びシステムを提供すること。 - 特許庁 - To provide a memory access control circuit capable of further shortening time for LUT processing by reducing a frequency of memory access required for the LUT processing.
ＬＵＴ処理に要するメモリアクセスの回数を減らしてＬＵＴ処理にかかる時間をより短縮することが可能なメモリアクセス制御回路を提供すること。 - 特許庁 - To provide the refresh control circuit of a semiconductor memory for reducing consumption power at the time of the refresh operation of the semiconductor memory.
本発明は、半導体メモリのリフレッシュ動作時に、消費電力を従来よりも低減できる半導体メモリのリフレッシュ制御回路に関するものである。 - 特許庁 - A memory allocation control part 224 controls memory allocation quantities to a frame memories 213 of respective colors on the basis of information of the available toner discrimination part 223.
また、メモリ割り当て制御部２２４は、使用可能トナー判断部２２３の情報を元に各色のフレームメモリ２１３へのメモリの割り当て量の制御を行なう。 - 特許庁 - Respective interface modules perform data write/read in timing matching the corresponding memory types in response to access requests from external memory control circuits respectively.
各インターフェースモジュールは、それぞれ外部のメモリ制御回路からのアクセス要求に応じて、対応するメモリタイプに合致するタイミングでデータ書込／読出を行う。 - 特許庁 - The image display system simultaneously displays the original image and its processed image, and includes a display screen, a first memory unit, a second memory unit, and a control unit.
オリジナル画像とその加工画像を同時に表示する画像表示システムであって、表示スクリーン、第一のメモリユニット、第二のメモリユニットと制御ユニットを含む。 - 特許庁 - To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.
より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁 - In a semiconductor memory device shown in the figure, when verifying writing/erasure is performed for a transistor M48 for memory, control is performed as follows.
図３で示される半導体記憶装置において、メモリ用トランジスタＭ４８について書き込み／消去ベリファイを行う場合、次のように制御する。 - 特許庁 - To provide a memory control method capable of efficiently using memory region while preventing overhead by copying process for generating a Java object.
Ｊａｖａオブジェクトを生成するためのコピー処理によるオーバーヘッドを避け、効率的にメモリ領域を使用することができるメモリ管理方法を提供すること。 - 特許庁 - A plurality of memory cells capable of nonvolatile storage and a control circuit (10) for controlling information read, erase, and write of the plurality of memory cells.
不揮発性記憶可能な複数のメモリセルと、複数のメモリセルからの情報の読み出し、消去、及び書き込みを制御する制御回路（１０）とを有する。 - 特許庁 - A control signal S4 switches connection among a DV coding section 102, an MPEG coding section 103 and a memory 106 so that the memory 106 is shared in common.
制御信号Ｓ４により、ＤＶ符号化部１０２とＭＰＥＧ符号化部１０３とメモリ１０６との接続を切り替え、メモリ１０６の共用を図る。 - 特許庁 - A check/correction control part 2 causes data with the same content as the program stored in the RAM 10 to be stored in a memory area which is excellent in memory retention characteristic.
チェックおよび訂正制御部２は、メモリ保持特性の優れたメモリ領域にＲＡＭ１０に格納されるプログラムと同内容のデータを格納する。 - 特許庁 - The PC 20 includes a control circuit 21, a display unit 22 and a data memory 25 and stores the I/Q phase data sent from the modem 10 in the data memory 25.
ＰＣ２０は、制御回路２１、表示部２２、データメモリ２５を備え、変復調器１０から送られてくるＩ／Ｑ相データをデータメモリ２５に保存する。 - 特許庁 - When the numerical control device is powered up, whether or not to transfer each program of additional functionality from a nonvolatile memory to a volatile memory is selected.
数値制御装置に電源が投入されたとき、各付加的機能のプログラムを不揮発性メモリから揮発性メモリに転送するか否かを選択する。 - 特許庁 - In this case, the shape memory materials (shape memory metals) of fixed lengths are used as the bending/stretching guiding members 17; 18(19; 20), and the energizing control means 30 is provided.
ここで、屈伸誘導線条部材17;18(19;20)として固定長の形状記憶性素材（形状記憶メタル）を用い、その通電制御手段30を設けている。 - 特許庁 - A control section 8 transfers the image data stored in an image memory 5a to an image memory 5b disposed in a display device 1 right after turning on a power source.
制御部８は、電源投入直後に、画像メモリ５ａに格納されている画像データを表示装置１に備えられている画像メモリ５ｂに転送する。 - 特許庁 - The color signal processing section 102 processes color signal data received by the input port 101, and the memory control section 12 writes the processed data to the line memory 11.
入力ポート１０１に入力された色信号データを色信号処理部１０２が処理し、メモリ制御部１２がラインメモリ１１に書き込む。 - 特許庁 - This system is composed of plural CPU 1 and 2 respectively having buses and memory control signal lines, bus control circuit 3 for collecting the buses and the memory control signal lines from the CPU 1 and 2 into one system and generating a wait signal at suitable timing to each of CPU, program ROM and work RAM connected to the common bus and memory control signal line collected by the bus control circuit 3.
それぞれバス及びメモリ制御信号線をもつ複数のＣＰＵ１，２と、ＣＰＵ１，２からのバス及びメモリ制御信号線を１系統にまとめ、各ＣＰＵに対し適当なタイミングでウエイト信号を発生するバス制御回路３、バス制御回路３によりまとめられた共通のバス、メモリ制御信号線に接続されるプログラムＲＯＭ、ワークＲＡＭから構成される。 - 特許庁 - At a packet classification request, the control logic retrieves a rule memory entry from the rule memory and a criterion memory entry specified by a criterion memory pointer in the rule memory entry and further performs operation prescribed by an operator in the rule memory entry with a value in the criterion memory entry and the corresponding value included in the classification request.
制御ロジックが、パケット分類要求に応答し、規則メモリからの規則メモリエントリを検索し、その規則メモリエントリ内の判定基準メモリポインタによって特定される判定基準メモリエントリを検索し、さらにその判定基準メモリエントリ内の値と、その分類要求に含まれる対応する値において、規則メモリエントリ内の演算子によって規定される演算を実行する。 - 特許庁 - This signal processor is equipped with a trace control block 170 controlling an arbitration block A150 which arbitrates the right to use an internal memory A160 of a memory access block B130 and an arbitration block B180 which performs arbitration for storing the memory access history of the memory access block B130 in an internal memory B190 different from the internal memory A160 having accessed the memory access block B130.
メモリアクセスブロックＢ１３０の内蔵メモリＡ１６０に対する使用権を調停する調停ブロックＡ１５０と、メモリアクセスブロックＢ１３０のアクセスを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ１９０にメモリアクセスブロックＢ１３０のメモリアクセス履歴を格納するための調停を行う調停ブロックＢ１８０と制御を行うトレース制御ブロック１７０とを備える。 - 特許庁 - Then, the control data before a predetermined time (about 2-4 seconds) is read from a control data memory 54 by the camera control unit 44 (step S22), and the position control is performed based on the control data before this predetermined time (step S24).
次に、カメラ制御部４４によって制御データ記憶部５４から所定時間（２〜４秒程度）以前の制御データが読み出され（ステップＳ２２）、この所定時間以前の制御データに基づいて位置制御が行われる（ステップＳ２４）。 - 特許庁 - A memory access reservation control part 302 which receives an access request to a nonvolatile memory 19 provided in a process cartridge 21 integrating a photoreceptor drum, a toner or the like, is provided in an engine control part 202.
感光体ドラムやトナーなどが一体化されたプロセスカートリッジ２１に設けられた不揮発性メモリ１９へのアクセス要求を受け付けるメモリアクセス予約制御部３０２をエンジン制御部２０２に設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
