「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 59 60 61 62 63 64 65 66 67 .... 274 275 次へ＞- The semiconductor integrated circuit device is provided with a flash memory, a flash control part controlling re-write and read for the flash memory, and a processor part.
半導体集積回路装置は、フラッシュメモリと、フラッシュメモリに対する書き換え制御と読み出し制御とを行うフラッシュ制御部と、プロセッサ部とを具備する。 - 特許庁 - A memory cell array is provided with a pair of reference cells 10a, 10b for each same control word line CWL to which a plurality of memory cells 10 are connected.
メモリセルアレイには、複数のメモリセル１０が接続される同一のコントロールワード線CWL 毎に一対の基準セル１０ａ，１０ｂがそれぞれ設けられている。 - 特許庁 - When an address signal indicating the same memory core is received at a plurality of input/output ports, a control circuit operates the memory core in accordance with an address signal previously received.
制御回路は、同一のメモリコアを示すアドレス信号を複数の入出力ポートで受けたとき、先に受けたアドレス信号に応じてメモリコアを動作させる。 - 特許庁 - To allow a self-control circuit using dummy memory circuit to have operation margin without varying characteristics of a dummy memory cell and a dummy bit line.
この発明は、ダミーメモリセルやダミービットラインの特性を変えることなく、容易にダミーメモリ回路を使った自己制御回路に動作マージンを持たせるものである。 - 特許庁 - To provide a semiconductor memory device equipped with a control circuit capable of properly controlling a delay fixed circuit in various operation modes of a memory device.
メモリ装置の多様な動作モードにおいて、遅延固定回路を適切に制御できる制御回路を備えた半導体メモリ装置を提供すること。 - 特許庁 - By control instructions from a CPU 13, memory cell data MD read out from a memory cell 16 are stored in a page buffer 15 through a verification circuit 14.
ＣＰＵ１３からの制御命令により、メモリセル１６から読み出されたメモリセルデータＭＤがベリファイ回路１４を介してページバッファ１５に格納される。 - 特許庁 - The image data to be inputted from an image processing part 4 via a data bus 3 is stored in a specified address in an image memory 2 by a memory control part 1.
メモリ制御部１は、データバス３を介して画像処理部４から入力される画像データを、画像メモリ２の所定のアドレスに記憶させる。 - 特許庁 - Further, according to predetermined renewal operation, the remote monitor device 20 feeds the software memorized in the memory 24 to the elevator control device 30 and write it in the memory 33.
そして、所定の更新操作に従って、遠隔監視装置２０はメモリ２４に記憶されたソフトウェアをエレベータ制御装置３０に送り、メモリ３３に書き込む。 - 特許庁 - The writing/erasure control circuit 9 is controlled by a command input from the outside of the memory to output a writing or erasure signal to the memory sector.
書込／消去制御回路９は，メモリ外部からのコマンド入力によって制御され、メモリセクタに書き込みや、消去の信号を出力するものである。 - 特許庁 - To provide a memory access method and device, capable of performing data reading from a rewritable non-volatile memory without requiring address control for the data reading.
データ読出のためのアドレス制御を必要とせず、書換式不揮発メモリからデータ読出を行うことが可能なメモリアクセス方法及び装置を提供する。 - 特許庁 - In the mixed mode semiconductor memory, a control part 470 sets up an analog/digital conversion device 440 and a digital/analog conversion device 450 to supply a memory bank 480 with address signals.
制御部（４７０）はアナログ／デジタル変換器（４４０）及びデジタル／アナログ変換器（４５０）を設定してメモリバンク（４８０）にアドレス信号を供給する。 - 特許庁 - A control circuit makes voltage VRESET+N*Vα change based on a position of selection memory cells MC10-MC13 in the memory cell array MA.
制御回路は、電圧ＶＲＥＳＥＴ＋Ｎ＊ＶαをメモリセルアレイＭＡ内での選択メモリセルＭＣ１０〜ＭＣ１３の位置に基づいて変化させる。 - 特許庁 - An execution restriction section 160 restricts the reproduction or movement of the recording data transferred to the data memory 50 (built-in memory) based on the updated control information.
実行制限部１６０は、更新された制御情報に基づいて、データメモリ５０（内蔵メモリ）に転送された録画データの複製または移動を制限する。 - 特許庁 - A flash memory is provided with an address bus, a data bus, a control line, and an address specifiable non-volatile memory cell carry 64 connected to the address bus and the data bus.
フラッシュメモリは、アドレスバスと、データバスと、制御線と、前記アドレスバスおよびデータバスに接続したアドレス指定可能不揮発性メモリセルアレイとを備える。 - 特許庁 - A trace control block 170 is provided and traces a needed access history from a memory access block to a specific region of a memory according to the setting from a microcomputer 110.
トレース制御ブロック１７０を設け、マイクロコンピュータ１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴をメモリの特定領域にトレースする。 - 特許庁 - To reduce processing time required for reading or writing data which is stored in a serial memory, as to the serial memory and its control method.
本発明は、シリアルメモリ及びその制御方法において、それに格納されたデータの読み出し又は書き込みに要する処理時間の短縮を図る。 - 特許庁 - To provide a semiconductor memory device for which the timing control can be facilitated and a layout size is reduced by arranging a word line drivers at one side of a memory cell array.
メモリセルアレイの片側にワード線ドライバを配置して、タイミング制御を容易にし、また、レイアウトサイズを小さくする半導体記憶装置を提供するものである。 - 特許庁 - To provide an information processing system using a virtual storage system for avoiding a control delay before starting memory access by a swap mechanism after generation of memory request.
仮想記憶システムを用いた情報処理システムにおいて、メモリ要求発生後のスワップ機構によって、メモリアクセス開始までに制御の遅延を避けるようにする。 - 特許庁 - Whether a memory control is under operation or not is determined in a set time (S10), and when it is not operated, dummy data are expanded on the memory (S11).
設定されたタイミングにおいて、メモリ制御が動作中であるか否かを判断し（Ｓ１０）、動作中でない場合、メモリ上にダミーデータを展開する（Ｓ１１）。 - 特許庁 - To provide a nonvolatile semiconductor memory whose life can be extended by averaging use state for each memory cell, and to provide a rewrite control method thereof.
メモリセル単位で使用状況を平均化することにより長寿命化を図ることのできる半導体メモリ及びその書換制御方法を提供する。 - 特許庁 - The MPU 22 controls the photographing section 11, processors 12, 13, the memory card 2 and the main memory 21 and executes actually a program to control the buffer or the like.
MPU２２は、撮像部１１、プロセッサ１２、プロセッサ１３、並びにメモリカード２およびメインメモリ２１から構成されるバッファなどを制御するプログラムを実際に実行する。 - 特許庁 - To provide a debugging support device which performs detection of a memory space switching factor in debugging and switching control of a memory space instead of a central processing unit.
デバッグサポート装置が、中央処理装置の代わりに、デバッグ中のメモリ空間切り替え要因の検出と、メモリ空間の切り替え制御をおこなうこと。 - 特許庁 - To provide a memory access control method and circuit, and an information processor for detecting that a memory reaches the end of life in advance.
本発明は、メモリアクセス制御方法及び回路、並びに情報処理装置に関し、メモリの寿命が近い状態を事前に検知可能とすることを目的とする。 - 特許庁 - A clock control section 115 controls so as to supply only the used memory with a clock, or controls the frequency of the clock supplied to the memory.
クロック制御部１１５は、使用するメモリにのみクロックを供給するように制御し、又はメモリに供給するクロックの周波数を制御する。 - 特許庁 - The memory control device controls the predetermined memory cell to store write information according to the address information and write instruction information including write information.
メモリ制御装置は、アドレス情報及び書込用情報を含む書込指示情報に応じて、上記特定されたメモリセルに書込用情報を保持させる。 - 特許庁 - A transfer control circuit transfers display data stored in a second display data area in a frame buffer memory to a variable address area in a temporary storage memory.
転送制御回路は、フレームバッファメモリの第２表示用データエリアに記憶された表示用データを一時記憶メモリの可変アドレスエリアに転送する。 - 特許庁 - To provide a controller and a control method for readdressing by controlling burst access to a synchronous dynamic semiconductor memory device having at least two memory banks.
少なくとも２個のメモリバンクを有する同期ダイナミック半導体メモリ装置へのバーストアクセスを制御して再アドレスする制御装置と方法の提供。 - 特許庁 - When the decision value is '2', the flash memory control unit 2 executes writing/reading of data in parallel for two flash memories 3a and 3b in a memory unit 3.
その決定値が「2」の時、フラッシュメモリ制御部2はデータの書き込み／読み出しを、メモリ部3内の二つのフラッシュメモリ3a及び3bに対してパラレルに実行する。 - 特許庁 - To provide a recording apparatus and its control method, computer readable memory whereby a memory capacity of a print buffer can be reduced and null data can be generated easily.
プリントバッファの記憶容量を削減でき、ヌルデータを容易に生成できる記録装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - To provide an efficient writing/reading/erasing operation system in a nonvolatile semiconductor memory having a side wall control type memory cell structure.
側壁コントロール型メモリセル構造を有する不揮発性半導体記憶装置において、効率の良い、書き込み、読み出し、消去動作方式を提供する。 - 特許庁 - The selector SL1 selects the signal line 24 upon receipt of the memory write signal, and applies the delayed clock signal to input/output memory control circuits 22, 23.
セレクタＳＬ１は、メモリライト信号の受信に応じて信号線２４を選択し、遅延されたクロック信号を入出力メモリ制御回路２２，２３に印加する。 - 特許庁 - This memory controller can implement plural external input/output processes and plural internal signal processes concurrently in parallel by performing banking, bank scheduling and bank monitoring for control of the primary storage memory.
一次記憶メモリ制御にバンク、バンクスケジューリング、バンクモニタを行なうことで、外部入出力処理と内部信号処理の複数並列処理を行なう。 - 特許庁 - This semiconductor memory 5 has an interface 10, a memory cell array 11, a YUV-RGB conversion circuit 121, an α blend circuit 122 and a control circuit 124.
半導体メモリ５は、インタフェース１０、メモリセルアレイ１１、ＹＵＶ−ＲＧＢ変換回路１２１、αブレンド回路１２２および制御回路１２４を有する。 - 特許庁 - The display memory includes a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 150 and 152.
表示メモリは、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路１５０，１５２とを含む。 - 特許庁 - The memory control unit N_i2 writes in a memory and notifies the response generation unit N_i3 about the write command completed and the redundant code of written data.
メモリ制御部Ｎ_ｉ２は、メモリへのライトを行い、完了したライト命令及び書き込んだデータの冗長コードをレスポンス制御部Ｎ_ｉ３へ通知する。 - 特許庁 - Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.
これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁 - To provide an apparatus for memory control capable of adjusting memory access contention by ensuring with necessary time accuracy required transfer rates to each bus master.
各バスマスタに対して、要求された転送レートを必要な時間的精度で保証してメモリアクセスの競合を調停するメモリ制御装置を提供する。 - 特許庁 - The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.
前記専用直列データバス及び／又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁 - A memory control section 111 computes the address of the area to be displayed and conducts processing for reading for the memory 109 into which a decoded image is stored.
メモリ制御部１１１は、復号画像が格納されているメモリ１０９に対して、表示する領域のアドレスを算出し、読み出しのための処理を行う。 - 特許庁 - After that, the content of stored data in the non-volatile memory 6 after written is written to a non-volatile memory on an engine control substrate (not shown in the figure) through an engine I/F5.
その後、書込後の不揮発性メモリ６の記憶データ内容がエンジンＩ／Ｆ５を介して、エンジン制御基板（不図示）上の不揮発性メモリに書き込まれる。 - 特許庁 - A movement control means 32 is provided for moving the operation part 2 by the operation part moving mechanism 3 while avoiding the interference position P kept in memory by the interference position memory means 37.
その記憶された干渉位置Ｐを避けて作業部移動機構３による作業部２の移動を行わせる移動制御手段３２を設ける。 - 特許庁 - Especially, when the write-protection flag signal is asserted, the control circuit controls the volatile memory so as to prevent the executing of a writing operation to the volatile memory.
特に、制御回路は書き込み防止フラッグ信号が活性化される時、揮発性メモリの書き込み動作が実行されないように揮発性メモリを制御する。 - 特許庁 - When the release button is fully depressed, the control part (110) stores a photographed image taken by an image pickup device (107) in a memory connected to an external memory (113).
レリーズボタンが全押しになると、制御部（１１０）は、撮像素子（１０７）による撮影画像を外部メモリ（１１３）に接続するメモリに記録する。 - 特許庁 - Then, the pattern generation control part 2 outputs a pattern type to a pattern composing part 20, the PROG memory address to a programmable pattern memory 16, and the PRBS pattern information to a PRBS pattern generation part 18.
そして、パターンタイプをパターン合成部２０に、PROGメモリアドレスをプログラマブルパターンメモリ１６に、PRBSパターン情報をPRBSパターン発生部１８に出力する。 - 特許庁 - To provide a charge control circuit of a simple memory, capable of conducting charge controlling of a capacitor composing the simple memory by a simple structure.
簡易メモリを構成するコンデンサの電荷制御をより簡単な構成によって行うことができる簡易メモリの電荷制御回路を提供する。 - 特許庁 - To protect data to be stored in a memory even though a plurality of tasks sharing the memory do not perform control for protecting the data.
メモリを共有する複数のタスクがメモリに記憶されるデータを保護するための制御をしなくても、メモリに記憶されるデータの保護を可能とする。 - 特許庁 - To provide a phase changing memory advantageous to planar layout and operation control by highly integrating phase changing memory elements to secure a sufficient writing current.
相変化メモリ素子を高集積化して十分な書込み電流を確保し、平面レイアウトや動作制御の面において有利な相変化メモリを提供する。 - 特許庁 - To provide a CPU card and a data communication method which can efficiently use a memory space without requiring any complicated memory management such as exclusive control.
排他制御等の複雑なメモリ管理を必要とせず、メモリ空間を効率良く活用することのできるＣＰＵカード及びデータ通信方法を提供する。 - 特許庁 - At that time, the driver of the main memory 4 is turned into an operation inhibiting state, and the driver of the preliminary memory 5 is turned into an operation enabling state (enable) by a common control line A2.
このとき共通の制御線Ａ２により主メモリ４のドライバは動作禁止状態とされ、予備メモリ５のドライバは動作可能状態（イネーブル）とされる。 - 特許庁 - To introduce the remote control code of a device to be controlled into a remote controller 10, an external memory device 11 is loaded in an external memory loading slot of the remote controller 10.
リモコン１０に被制御機器のリモコン制御コードを導入するには、リモコン１０の外部メモリー装填用スロットに外部メモリー装置１１を装填する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
