「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 74 75 76 77 78 79 80 81 82 .... 274 275 次へ＞- During execution of the copy, the control unit 20 causes an open/close control unit 13 to hold a position of a display unit 3 at a position at which the memory card slot 2b is covered.
当該コピーの実行中、制御部２０は、開閉制御部１３に対して、ディスプレイユニット３の位置を、メモリカードスロット２ｂを覆う位置に保持させる。 - 特許庁 - After the execution of the processing in the stop S510, the CPU 64 of the main control base board 30 transmits a memory clear command to a discharge control base board 31 (step S520).
前記ステップＳ５１０の処理を実行した後、主制御基板３０のＣＰＵ６４は、払出制御基板３１にメモリクリアのコマンドを送信する（ステップＳ５２０）。 - 特許庁 - When bugging in the control software stored in the operating memory is detected, by transmitting a transmission request to a communication network 15, the portable telephone set 1 receives new control software from the communication network 15 and stores that received new control software in the backup memory.
携帯電話機１は、運用メモリに記憶されている制御ソフトにバグがあることを検出すると、通信網に送信要求を送信することにより、通信網から新しい制御ソフトを受信し、その受信した新しい制御ソフトをバックアップメモリに記憶する。 - 特許庁 - To provide a versatile game control device capable of freely connecting a plurality of kinds of memory boards with different capacities and connecting a plurality of memory boards to one game control board; and a game machine equipped with the game control device.
容量が異なる複数種類のメモリ基板の接続や、１枚の遊技制御基板に対する複数枚のメモリ基板の接続を自由に行うことができる、汎用性のある遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機を提供する。 - 特許庁 - To provide a semiconductor memory in which output control of data and synchronizing operation of a notification signal indicating whether a state is in a suspend-state or not can be performed based on an output control signal performing a suspend-function in continuous read-out of data, and to provide a control method for the semiconductor memory.
データの連続読み出し時にサスペンド機能を行う出力制御信号に基づき、データの出力制御と共にサスペンド状態か否かの通知信号を同期動作させることができる半導体記憶装置及びその制御方法を提供すること - 特許庁 - In an engine control microcomputer having two CPU cores, a ROM cache memory, and a RAM cache memory, during engine control, an engine control mode wherein maximum performance can be exerted by full use of the CPU cores and the cache memories is selected (S140).
２つのＣＰＵコアとＲＯＭキャッシュメモリ及びＲＡＭキャッシュメモリを備えたエンジン制御マイコンにおいて、エンジン制御中は、ＣＰＵコア及びキャッシュメモリをフルに使用して最高の処理能力を発揮できるエンジン制御モードが選択される（Ｓ１４０）。 - 特許庁 - To simplify structure of an information processor with a semiconductor memory control I/F and to realize the information processor at low cost by enabling use of the conventional signal line exclusive for a storage medium control I/F in common with the semiconductor memory control I/F.
既存の記憶媒体制御Ｉ／Ｆ専用であった信号線を半導体メモリ制御Ｉ／Ｆと共用化させることにより、半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構成を簡素化すると共に安価に実現することを可能にする。 - 特許庁 - A DMA control part 33 of an initiator 3 makes lead access request via a PCI (Peripheral Component Interconnect) bus 1, a control part 23 of a memory target device 2 which has determined that the lead access requests are made to the control part 23 itself stores lead data from a memory 4 into an inner buffer and executes burst transmission from the inner buffer.
イニシエータ３のDMA制御部３３からリードアクセス要求がPCIバス１を通して出され、それが自分への要求であると判断したメモリターゲットデバイス２の制御部２３は内部のバッファにメモリ４からのリードデータを格納し、そこからバースト転送する。 - 特許庁 - The display data producing part 104 processes a source image inputted from the memory 103 to produce display data based on the control of the display data output control part 102, and outputs the produced display data to the memory 103 or a display control part 105.
表示データ生成部１０４は、表示データ出力制御部１０２の制御に基づいて、メモリ１０３から入力したソース画像を加工して表示データを生成し、生成した表示データをメモリ１０３または表示制御部１０５へ出力する。 - 特許庁 - To provide an image processor which can share control signals and a control method of controlling an interface for image data between an encoding and encoding part and an image memory and an interface for code data between the encoding and decoding part and a memory control part irrelevantly to a compression/expansion technique.
符号復号部と画像メモリ間の画像データのインターフェースや、符号復号部とメモリ制御部間の符号データのインターフェースを制御する制御信号及び制御方法を、圧縮伸張技術にかかわらず、共通化できる画像処理装置を提供する。 - 特許庁 - A graphics data writing control means 5 writes generated graphics data in a frame memory 6, a graphics data reading control means 10 reads graphics data stored in a frame memory 9 for a period of the writing, a graphics data reading control means 7 reads the graphics data stored in the frame memory 6, and a graphics data writing control means 8 writes the read graphics data in the frame memory 9.
グラフィックスデータ書込制御手段５が生成されたグラフィックスデータをフレームメモリ６に書き込み、その間にグラフィックスデータ読出制御手段１０がフレームメモリ９に格納されているグラフィックスデータを読み出し、設定された制御コマンドに基づき、グラフィックスデータ読出制御手段７がフレームメモリ６に格納されているグラフィックスデータを読み出し、グラフィックスデータ書込制御手段８が読み出されたグラフィックスデータをフレームメモリ９に書き込む。 - 特許庁 - This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.
半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁 - The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.
リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁 - The control part carries out data communication to the 1st buffer memory and data communication from the 2nd buffer memory with specific convenient timing according to the specific job and instructs the reader writer to communicate in the specific timing, thereby controlling data transmission from the 1st buffer memory to the memory tags and data transmission from the memory tags top the 2nd buffer memory with timing independent of the data communication.
制御部は、所定のジョブに応じて都合の良い所定のタイミングで第１のバッファメモリへのデータ通信および第２のバッファメモリからのデータ通信を行い、所定のタイミングでリーダ／ライタに通信実行を指示することで、データ通信と独立したタイミングで第１のバッファメモリからメモリタグへのデータ送信とメモリタグからの第２のバッファメモリへのデータ送信を制御する。 - 特許庁 - The CPU 11, upon retrieving transmission data from a local memory 12, makes an access request to an access control part 18.
ＣＰＵ１１は、送信データをローカルメモリ１２から取り出すとアクセス制御部１８にアクセス要求を行う。 - 特許庁 - MEMORY ACCESS CONTROL DEVICE AND METHOD, IMAGE READER, AND METHOD AND PROGRAM FOR CONTROLLING IMAGE READER
メモリアクセス制御装置、メモリアクセス制御方法、画像読取装置、画像読取装置の制御方法及び制御プログラム - 特許庁 - A transmission/reception processing control section 1 of a receiver side facsimile terminal receives the data and stores the data to a memory 2.
受信側ファクシミリ装置１０は、送受信処理制御部１でこのデータを受け取りメモリ２に蓄積する。 - 特許庁 - To provide a means capable of facilitating external monitoring of accesses from a control LSI to a high-speed memory.
制御ＬＳＩから高速メモリへのアクセスを外部で容易にモニターすることを可能にする手段を提供する。 - 特許庁 - To provide a memory control circuit in which high-degree programming accuracy is achieved by controlling directly a programming current.
プログラミング電流を直接に制御し、高度なプログラミング精度を達成するメモリ制御回路を提供する。 - 特許庁 - To control the transfer of image data stored temporarily in a semicon ductor memory to a hard disk so as to make the transfer efficient.
半導体メモリに一時的に記憶した画像データのハードディスクへの転送が効率的になるよう制御する。 - 特許庁 - To efficiently utilize a memory to be used at vertical filtering applied to an image according to address control.
画像の垂直フィルタリング時に使用するメモリをアドレスの制御によって効率よく利用することを課題とする。 - 特許庁 - The construction setting file and the 'attribute control file' are read in a system memory (74) when the imaging system is rebooted.
構成設定ファイル及び「属性制御ファイル」は、撮像装置のリブート時にシステム・メモリ（７４）に読み込まれる。 - 特許庁 - To provide a data flow control/storage device capable of decreasing the capacity of an electronic memory required for an image reproducing system.
画像再生システムの所要の電子メモリの量を減少するデータフロー制御・記憶装置を提供する。 - 特許庁 - A compound machine 90 as a communication terminal device comprises a network adaptor 40, a memory 14, and a control part 13.
通信端末装置としての複合機９０は、ネットワークアダプタ４０と、メモリ１４と、制御部１３と、を備える。 - 特許庁 - To properly perform memory control for both a JEDEC-compliant DIMM and a JEDEC-noncompliant DIMM.
本発明は、ＪＥＤＥＣ準拠とＪＥＤＥＣ非準拠の双方のＤＩＭＭのメモリ制御を適切に行う。 - 特許庁 - To provide an erase discharge control method suitable for preventing element destruction of a flash memory during erase discharge.
フラッシュメモリの消去放電時の素子破壊を防止するのに適した消去放電制御方法を提供する。 - 特許庁 - This device further comprises power supply control means 600, 641, 651, 661, and 671 capable of controlling the power supply to the individual memory blocks.
個々のメモリブロックに対して電源供給を制御し得る電源供給制御手段６００，６４１，６５１，６６１，６７１を備える。 - 特許庁 - To provide a memory control circuit suppressing reduction of data transfer efficiency when controlling a plurality of memories.
複数のメモリを制御する場合に、データ転送効率の低下を抑制するメモリ制御回路を提供する。 - 特許庁 - This on-vehicle electronic equipment (sound equipment) 10 has a control means 11, a memory means 12 and a register means 13.
車載用電子機器（音響機器）１０は、制御手段１１と、メモリ手段１２と、レジスタ手段１３を有する。 - 特許庁 - In a memory 29a for a control part 29, player data read by a transmission and reception part 21 is stored.
制御部２９のメモリ２９ａには、送受信部２１によって読み取った選手データが保管されている。 - 特許庁 - By controlling the data write and read for each memory bank, the control is simplified.
データの書き込み及び読み出しの制御をメモリバンク単位で行うことにより、制御を簡素化することができる。 - 特許庁 - A timer 12 measures a cumulative operation time of the display control circuit 100 and retains the cumulative operation time on a non-volatile memory 14.
タイマ１２は、ディスプレイ制御回路１００の累積動作時間を測定し、不揮発性メモリ１４に保持する。 - 特許庁 - Processing of reading data of the slave memory 3 and writing the data to a disk 4 is performed by a dump write control part 17.
ダンプ書込み制御部１７によりスレーブメモリ３のデータを読出し、ディスク４へ書き込む処理を行う。 - 特許庁 - MEMORY UNIT HAVING MULTIPLE CHANNELS AND WRITING CONTROL METHOD INCLUDING ERROR CORRECTION CHANNEL DETERMINATION THEREIN
マルチチャネルを有するメモリ装置及び同装置における誤り訂正チャネル決定を含む書き込み制御方法 - 特許庁 - A sub-panel 200 sends image information and a control signal stored in a memory 23 to a main panel 100.
サブパネル２００は、メモリ２３に格納された画像情報、および制御信号をメインパネル１００に送信する。 - 特許庁 - To provide a semiconductor memory device that achieves microfabrication of a floating gate and makes the processing of a control gate easy.
フローティングゲートの微細化を図り、かつコントロールゲートの加工を容易にする半導体記憶装置を提供すること。 - 特許庁 - After correction operation of the maximum tone value is finished, a control part 10 confirms the hardware resource of the page memory part 13.
最大階調値の補正動作終了後、制御部１０は、ページメモリ部１３のハードウェアリソースを確認する。 - 特許庁 - A control circuit 9 receives speech propriety data via an external interface section 16 and a memory 13 stored the data.
制御回路９は、外部インターフェース部１６を介して通話可否データを入力しそれをメモリ１３に記憶する。 - 特許庁 - INTEGRATED CIRCUIT PROVIDED WITH MEMORY IN WHICH POWER CONSUMPTION IS REDUCED, AND CONTROL METHOD OF INTEGRATED CIRCUIT IN STANDBY MODE
消費電力を低減したメモリを備える集積回路及び待機モードにおける集積回路の制御方法 - 特許庁 - This cache memory device 200 stores registration information of a first-level cache control part 220 in a second-level cache tag.
キャッシュメモリ装置２００は、第２レベルキャッシュタグに第１レベルキャッシュ制御部２２０の登録情報を記憶させる。 - 特許庁 - The message control section 133 also stores a pointer indicating memory positions of these messages into a ring buffer 134.
また、メッセージ制御部１３３は、これらのメッセージの記憶位置を示すポインタをリングバッファ１３４に格納する。 - 特許庁 - A camera 50 includes an imaging section 82, a direction change section 84, a memory 76, a communication section 70, and a control section 86.
カメラ５０は、撮像部８２と、方向変更部８４と、メモリ７６と、通信部７０と、制御部８６とを含む。 - 特許庁 - The signal detector 3 comprises signal detector means 31, control means 32, and a memory section 33.
また、信号検出装置３は、信号検出手段３１、制御手段３２および記憶部３３を含んでいる。 - 特許庁 - The control circuit 24 memorizes the transmitted present pick data and all opening pattern data in a memory circuit 23.
制御回路２４は、送られてきた現在ピックデータ、及び全開口パターンデータを記憶回路２３に記憶させる。 - 特許庁 - A data control section 3 stores image data, having already been captured to an image memory 10 for a capturing period.
データ制御部３は、既に取込まれている画像データを、取込みの周期間に、画像メモリ１０に記憶させる。 - 特許庁 - To reduce the processing load on a control unit by utilizing the characteristics concerning data transfer or recording of various memory devices.
各種メモリデバイスのデータ転送や記録に係る特性を利用することで、制御部の処理負担を軽減させる。 - 特許庁 - A control unit 60 has a function of reading the difference voltage Vd or the difference current Id from the memory 82.
制御部６０は、メモリ８２から差分電圧Ｖｄ又は差分電流Ｉｄを読み出す機能を備えている。 - 特許庁 - By an erase control circuit, an erase pulse is impressed until data of the real memory cell are erased at the erasing operation.
消去制御回路は、消去動作時に、リアルメモリセルのデータが消去されるまで消去パルスを印加する。 - 特許庁 - To provide an address control circuit, along with a semiconductor memory device, capable of minimizing the occurrence of skew in a write operation.
ライト動作でスキューの発生を最小化できるアドレス制御回路及び半導体メモリ装置を開示する。 - 特許庁 - A relief address control portion 116 of the semiconductor memory device includes a fuse storing portion 118 and a relief circuit 120.
半導体記憶装置の救済アドレス制御部１１６は、ヒューズ格納部１１８と救済回路１２０を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
