「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 71 72 73 74 75 76 77 78 79 .... 274 275 次へ＞- To solve a problem that a required memory capacity is increased in the case of storing media access control MAC address requiring 6 bytes per one company to a memory and sharing the address to a specific terminal upon the receipt of a data packet.
１社当たり６バイトのＭＡＣアドレスをメモリに記憶しておき、データパケットの受信で特定の端末に振り分けるのでは必要なメモリ容量が大きくなる。 - 特許庁 - The work memory 24 of the programmable logic controller (PLC) is loaded with only one instruction at a time from the PLC's load memory 22 of the PLC which contains the entire instruction set to control a process.
プログラマブルコントローラ（ＰＬＣ）のワークメモリ２４は、プロセスを制御するための完全な命令セットを保持するＰＬＣのロードメモリ２２から、一度に一つの命令をロードされる。 - 特許庁 - On the basis of the set number, a sending control unit 3d enables time slots for a set number of memory substrates from a smallest number thereof, and one time slot is assigned to each memory unit.
この設定値に基づいて送出制御部３ｄは、若番からメモリ基板の設定枚数分のスロットをイネーブルとし、各メモリユニットに一つのタイムスロットが割り当てられる。 - 特許庁 - Following the position specifying information 12, the data write control section 4 writes the sector data in the buffer memory 5 and the data read section 7 reads the sector data in the buffer memory 5.
書き込み位置指定情報１２に従い、データ書き込み制御部４はバッファメモリ５へセクタデータを書き込み、データ読み出し制御部７はバッファメモリ５のセクタを読み出す。 - 特許庁 - In this case, the first and the second memory banks 21, 22 become connected 4k bits memory banks, then, they are accessed by control signals (SCL1, DA1) of the first port.
この場合、第１及び第２のメモリバンク２１，２２は、連結された４ｋビットのメモリバンクとなり、第１のポートの制御信号（ＳＣＬ１，ＤＡ１）によりアクセスされる。 - 特許庁 - The external memory medium is a memory card 30 having an area Sx for storing the confirmation and edition program and an area Sy for storing a control data.
メモリカード３０は、確認編集プログラムを記憶する確認編集プログラム記憶領域Ｓｘと、制御データを記憶する制御データ記憶領域Ｓｙとを備える。 - 特許庁 - The timer control device 10 has a data check part 20 checking the normality of a storage area of the timer count value in the memory 13 when storing the timer count value into the memory 13.
タイマ制御装置１０は、タイマカウント値のメモリ１３への格納時に、メモリ１３におけるタイマカウント値の格納領域の正常性をチェックするデータチェック部２０を備える。 - 特許庁 - An image processor 14 comprises bus switches/local memories 141, and a memory control unit 142 controls a data path and a memory region used by the memories 141.
画像処理プロセッサ１４はバス・スイッチ／ローカル・メモリ群１４１を備え、前記メモリ群１４１の使用するメモリ領域、データパスの経路をメモリ制御部１４２で制御する。 - 特許庁 - To provide a frame memory control method of a display device in which a sequential drive system can be implemented by using a frame memory with one-frame capacity, and a display using the same.
１フレーム分の容量のフレームメモリを用いて順次駆動方式を実施可能な表示装置のフレームメモリ制御方法，及びそれを用いた表示装置を提供する。 - 特許庁 - When the image data acquired by reading the original by an original read section 15 is stored into a USB memory 5, a control section 10 detects a residual capacity of the USB memory 5.
制御部１０は、原稿読取部１５によって原稿から読み取った画像データをＵＳＢメモリ５に記憶させる場合、ＵＳＢメモリ５の残容量を検出する。 - 特許庁 - The instructed sounding control part 7 reads out the contents of a memory exclusively used for original melodies of a memory 5 and converts them to an audible signal and outputs it as an incoming call melody.
指示を受けた鳴動制御部７は、メモリ５のオリジナルメロディ専用メモリの内容を読み出し、可聴信号に変換して着信メロディとして出力する。 - 特許庁 - The plurality of memory cells 10, ... are connected together in series as alternately contacted to the bit lines BL1, ... and control lines CL1, .... First gate electrodes GL1, ... and second gate electrodes GR1, ... of the memory cells 10, ... are formed in band in the direction orthogonal to the channel.
メモリセル１０，・・・における第１ゲート電極ＧＬ１，・・・及び第２ゲート電極ＧＲ１，・・・がチャネルに対して直交する方向に帯状に形成されている。 - 特許庁 - To provide equipment to which a memory card is applied where a control function for memory card with confidentiality protecting function can be changed by external information, without being analyzed readily by a third person.
機密保護機能付きメモリーカード用制御機能を、第３者に容易に解析されることなく、外部情報により機能変更可能なメモリーカード応用機器を提供する。 - 特許庁 - To contribute to preventing the deterioration in the control performance by eliminating the omission of communication data without directly expanding the memory area in a data memory means called a message BOX.
メッセージＢＯＸと呼ばれるデータ記憶手段の記憶領域を直接的に拡張することなく、通信データの取りこぼしをなくし、制御性能の悪化防止に寄与する。 - 特許庁 - To provide a memory control unit for preventing an unpredictable reduction in processing speed due to a caching error while making use of advantageous conditions of an internal memory to be quickly accessed.
アクセスが速い内部メモリの有利な条件を活かしながら、キャッシュミスによる予測できない処理速度の低下を防止できるメモリ制御ユニットを提供する。 - 特許庁 - 31 is an address control part for generating a physical address, 6 is a Vpp generating circuit which is a writing power supply of a flash memory, 71 is a memory address bus, and 72 is a data bus.
３１は物理アドレスを発生するアドレス制御部、６はフラッシュメモリの書き込み電源であるＶｐｐ発生回路、７１はメモリアドレスバスであり、７２はデータバスである。 - 特許庁 - When the detection section 114 detects a portrait image, the control section 113 reads an image deployed in a moving picture memory 12 and stores the image data to a memory 13 as a still picture.
人物画が検出された場合には、制御部１１３は、動画像メモリ１２内に展開されている画像を読出し、当該データを静止画としてメモリ１３に保存する。 - 特許庁 - Further, by adding a second line memory 7 to a first line memory 1 for phase control, an arbitrary fixed delay is realized on the bases of reference clock signal not exceeding 1 (H).
また、位相調整用の第一のラインメモリ１のほかに第二のラインメモリ７を追加し、１（Ｈ）以下の基準クロック信号単位の任意の固定遅延を実現する。 - 特許庁 - When a cell of new connection is inputted, a memory write control part 1 allocates the connection to a free area of the memory 2 for frame assembly and write the cell there.
メモリ書込制御部１は、新たなコネクションのセルが入力された場合は、フレーム組立用メモリ２の空いている領域に、そのコネクションを割り当ててセルを書き込む。 - 特許庁 - A memory control circuit 1 has a look-ahead address counter 9 having plural address counters for generating look-ahead addresses by adjusting them to the number of issuing sources issuing memory read requests.
メモリ制御回路１はメモリリード要求を発行する発行元の数に合わせて先読みアドレスを生成するために、アドレスカウンタを複数持った先読みアドレスカウンタ９を持つ。 - 特許庁 - The predetected vital information is stored as the comparison information corresponding to the state that the living body ought to be into a memory section 106 by a memory control section 104.
予め検出された生体情報は、記憶制御部１０４により、生体のあるべき状態と対応する比較情報として記憶部１０６に記憶される。 - 特許庁 - To provide a ferromagnetic shape memory alloy having sufficient ferromagnetic properties in addition to shape memory properties, and applicable to the complicated control system of an electric circuit.
形状記憶特性以外に充分な強磁性特性を有して電気回路の複雑な制御系への応用が可能な強磁性形状記憶合金を提供すること。 - 特許庁 - To provide a transmitting/receiving apparatus and its method that is capable of facilitating ACG control as well as of reducing the memory capacity of a memory device for storing an ACG gain.
ＡＧＣ利得を格納するためのメモリ装置のメモリ容量を削減し、かつ、ＡＧＣ制御を容易にすることができる送受信装置及び方法を提供すること。 - 特許庁 - Otherwise, in the control system, a server is provided with a recording medium and a memory so that a plurality of information processors can read out data from the recording medium and the memory of the server.
あるいは、記録媒体およびメモリをサーバに設け、複数の情報処理装置がサーバの記録媒体および前記メモリからデータを読み出し可能に構成する。 - 特許庁 - To solve the problem of the conventional control method for a line memory having a memory capacity of two banks that has increased the circuit scale although real time processing is possible for data write/read processing.
ラインメモリに２バンク分のメモリ容量を持たせた場合、データの書き込み／読み出しについてはリアルタイムでの処理が可能となる反面、回路規模が大きくなってしまう。 - 特許庁 - In a control unit of this copier, image data stored in a memory box are transferred to the external computer 501 and image data in the corresponding memory box are erased.
この複写装置の制御部においてメモリボックスに記憶された画像データを外部コンピュータ５０１に転送し、対応するメモリボックス内の画像データを消去する。 - 特許庁 - A processor bus 111 linked with a processor 101, a memory bus 112 linked with a main memory 104, and a system bus 113 linked with an input/output device 105 are connected to a three-way connection control system 103.
プロセッサ101に接続のプロセッサバス111と、メインメモリ104に接続のメモリバス112と、入出力デバイス105に接続のシステムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁 - And a memory controlling means 115 for memory control of each of the information stores information relating to the distribution of the material fuel so that it can be referred to from the outside.
そして、上記各情報を記憶管理する記憶管理手段１１５は、上記原燃料の配分に関わる情報を外部から参照可能なように記憶する。 - 特許庁 - ELECTRONIC CONTROL UNIT, METHOD OF PERMITTING STORAGE OF DIAGNOSIS RESULT IN NONVOLATILE MEMORY, INFORMATION PROCESSOR, SYSTEM FOR PERMITTING STORAGE OF DIAGNOSIS RESULT IN NONVOLATILE MEMORY, AND EXTERNAL DEVICE
電子制御装置、診断結果の不揮発性メモリへの記憶許可方法、情報処理装置、診断結果の不揮発性メモリへの記憶許可システム、及び外部装置 - 特許庁 - An integrated device comprises: a cache for storing DMA data during a self-refreshing; and a memory control part for releasing self-refreshing of a memory by DMA transfer start information.
集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 - 特許庁 - To provide a disk control system for continuously writing data in a stripe on a disk by use of a main memory and a disk device without using an exclusive nonvolatile memory.
専用の不揮発性メモリを使用しないで、主メモリとディスク装置を用いて、ディスク上のストライプに連続的にデータを書き込むディスク制御システムを提供する。 - 特許庁 - This semiconductor integrated circuit device is provided with the memory space control device 10 controlling one part of a normal region of a memory space 2 as a redundancy-ability region relieving a defective region.
メモリ空間２の正常領域の一部を不良領域を救済する冗長可能領域として制御するメモリ空間制御装置１０を備える。 - 特許庁 - When the mismatching state is determined, the write control section 102 is instructed so as to write data originally held by the memory cell to the memory cell which holds the data causing mismatching.
整合が取れていないと判断すると、不整合となるデータを保持するメモリセルに、本来メモリセルが保持すべきデータを書き込むように、書込み制御部１０２に指示する。 - 特許庁 - When the board is activated by the power supply of the main device according to the determination result, a first address is set in a nonvolatile memory and the memory can be controlled from a MCU (Micro Control Unit).
判定結果に従い、主装置の電源で起動されている場合には、不揮発メモリに第１のアドレスを設定すると共に、ＭＣＵからメモリを制御可能とする。 - 特許庁 - To provide an interface device and a memory access device having simple constitution capable of easily writing a control program and data in a state where a memory is loaded in an internal substrate.
メモリを内部基板に搭載した状態で制御プログラム及びデータを容易に書き込むことができる簡易な構成のインターフェース装置及びメモリアクセス装置を提供する。 - 特許庁 - To provide a method for arbitration of memory bus, to which a plurality of data transfer circuits request the rights of use and a memory control circuit, capable of inputting/outputting data with any timing.
複数のデータ転送回路が使用権を要求するメモリバスの調停方法及び任意のタイミングのデータ入出力を可能にするメモリ制御回路を得る。 - 特許庁 - An address control part 31 is for generating a physical address, a Vpp generating circuit 6 is the write power source of the flash memory, a memory address bus 71 and a data bus 72 are arranged.
３１は物理アドレスを発生するアドレス制御部、６はフラッシュメモリの書き込み電源であるＶｐｐ発生回路、７１はメモリアドレスバスであり、７２はデータバスである。 - 特許庁 - To provide a semiconductor memory device and storage control method capable of increasing storage speed in storing information in a plurality of semiconductor memory chips in parallel.
複数の半導体メモリチップに対して並行して情報を記憶する際の記憶速度を高速化させることができる半導体メモリ装置及び記憶制御方法を得る。 - 特許庁 - BIT LINE CONTROL DECODER CIRCUIT, VIRTUAL GROUND TYPE NONVOLATILE SEMICONDUCTOR MEMORY PROVIDED WITH IT, AND READ-OUT METHOD FOR VIRTUAL GROUND NONVOLATILE SEMICONDUCTOR MEMORY
ビット線制御デコーダ回路およびそれを備えた仮想接地型不揮発性半導体記憶装置並びに仮想接地型不揮発性半導体記憶装置のデータ読み出し方法 - 特許庁 - When performing correction writing, the control circuit performs correction writing to the selected memory cell when the threshold voltage of the reference memory cell is a threshold voltage at an erasure level.
制御回路は、補正書き込みに際し、参照メモリセルのしきい値電圧が消去レベルのしきい値電圧である場合に、選択メモリセルへの補正書き込みを行う。 - 特許庁 - The direct memory access controller 54 is controlled by the CPU 55 to control data transfer between the semiconductor memory 58 and the device connected to the Ethernet (R) 18.
ダイレクトメモリアクセスコントローラ５４は、ＣＰＵ５５により制御され、半導体メモリ５８とイーサネット（登録商標）１８に接続された機器との間のデータ転送を制御する。 - 特許庁 - To provide a memory control circuit capable of detecting the level of voltage application, thereby performing a processing according to the voltage level to a nonvolatile memory.
電圧の印加を検出し、不揮発性メモリに対して当該電圧のレベルに応じた処理を行うことが可能なメモリ制御回路を提供することを目的とする。 - 特許庁 - When control instruction data of the microcontroller device 10 are reset, resetting is canceled and the data are read from the flash memory 13 and written again into the random access memory 14.
マイクロコントローラ装置１０における制御指示データがリセットされ場合、そのリセットを解除した後、フラッシュメモリ１３からデータを読み出し、ランダムアクセスメモリ１４へ再度を書込む。 - 特許庁 - In addition, the address is specified for the image memory 2 and the pixel data which is stored in the address is outputted to the image processing part 4 via the data bus 3 by the memory control part 1.
また、メモリ制御部１は、画像メモリ２に対してアドレスを指定し、そのアドレスに記憶されている画素データをデータバス３を介して画像処理部４に出力させる。 - 特許庁 - To provide a memory access control circuit capable of efficiently executing access requests and refresh even when the access requests to a semiconductor memory are successively issued.
半導体メモリに対するアクセス要求が連続して発行される場合でも、アクセス要求とリフレッシュとを効率良く実行することができるメモリアクセス制御回路を提供する。 - 特許庁 - To provide a semiconductor device which can test a memory circuit by only a logic test device by providing a power source voltage control means of a memory circuit in a semiconductor device.
半導体装置にメモリ回路の電源電圧制御手段を持たせることで、ロジック試験装置のみでのメモリ回路のテストを可能とする半導体装置を提供すること。 - 特許庁 - The control circuit 21 includes the memory element 23, and the memory element 23 stores therein first information associated with the wavelength of light L1 generated by the laser diode 13.
制御回路２１はメモリ素子２３を含んでおり、メモリ素子２３はレーザダイオード１３が発生する光Ｌ１の波長に関連づけられた第１の情報を格納する。 - 特許庁 - The memory model 105 responds to the access from the memory control circuit 102 and acquires transaction information based on the transaction generated by the access.
メモリモデル１０５は、メモリ制御回路１０２からのアクセスに応答するとともに、当該アクセスによって発生したトランザクションに基づいてトランザクション情報を取得する。 - 特許庁 - A semiconductor integrated circuit is provided with a logic circuit and a plurality of semiconductor memory devices formed on a semiconductor substrate, and a refresh control circuit for controlling the semiconductor memory devices.
半導体基板上に形成される論理回路および複数の半導体記憶装置と、半導体記憶装置を制御するリフレッシュ制御回路とを有する。 - 特許庁 - The waveform memory part 7 is provided with a plurality of waveform memories, so as to hold a plurality of the waveform data, and the waveform memory control part 14 changes over them to change the display.
波形メモリ部７は複数の波形データを保持できるよう複数の波形メモリを備えており、波形メモリ制御部１４はこれらを切り替えて表示を更新する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
