「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 274 275 次へ＞- To provide a storage system which can reduce frequency of ejection of data from a cache memory to a storage device or the frequency of read of data from the storage device to the cache memory, a cache control device and a cache control method.
キャッシュメモリから記憶装置へのデータの追い出しの回数や、記憶装置からキャッシュメモリへのデータの読み込みの回数を、減少させることができるストレージシステム、キャッシュ制御装置、キャッシュ制御方法を提供する。 - 特許庁 - The erase control circuit ERCN performs first erase operation control for setting the bit lines BL1 to BL4 corresponding to the memory cells to be erased in a floating state when there are many memory cells to be erased.
消去制御回路ＥＲＣＮは、消去対象メモリーセルが多い場合には、消去対象メモリーセルに対応するビット線ＢＬ１〜ＢＬ４がフローティング状態に設定される第１の消去動作制御を行う。 - 特許庁 - Broadcast system information is stored in the memory 15, and a control section 14 reds out the broadcast system information from the memory 15 to execute control according to the broadcast system shown by this information.
不揮発性メモリ15には放送方式情報が格納されており、制御部14は、該不揮発性メモリ15から放送方式情報を読み出して、該放送方式情報が示す放送方式に応じた制御を行う。 - 特許庁 - This memory test circuit is provided with: signal generating circuits for respectively generating a CS signal, an address signal, a data signal and an R/W signal of a memory to be tested; and a test setting control circuit for generating the control data of these signal generating circuits.
被テストメモリのＣＳ信号、アドレス信号、データ信号、Ｒ／Ｗ信号を生成する各信号生成回路と、これらの信号生成回路の制御データを発生するテスト設定制御回路を備える。 - 特許庁 - To improve the accuracy (the resolution of a memory storing date) of data handled in control processing for controlling while preventing the increase of a capacity of a memory, in a vehicular electronic control device for controlling each part of a vehicle.
車両の各部を制御する車両用電子制御装置において、制御のための制御処理で扱うデータの精度（データを格納するメモリの分解能）を、メモリの容量アップを防止しつつなるべく向上させる。 - 特許庁 - A control part 420 performs control over whether or not access from the frame transfer part to the shared memory 110 is stopped based upon the predicted band that the band prediction part 425 predicts and the monitoring result of the memory bus monitoring part 410.
制御部４２０は、帯域予測部４２５が予測した予測帯域と、メモリバス監視部４１０の監視結果とに基づいて、フレーム転送部から共有メモリ１１０へのアクセスを停止させるか否かの制御を行う。 - 特許庁 - The power control parts 38 and 39 stop supplying power voltages to a memory mat which is not selected, a word driver, an input/output circuit, a control circuit and an output circuit when one of the memory mats 26_1 or 26_2 is not selected.
電源制御部３８，３９は、メモリマット２６_1 ，２６_2 のいずれか一方が非選択時に、非選択のメモリマット_ 、ワードドライバ、入出力回路、制御回路、および出力回路への電源電圧の供給を停止する。 - 特許庁 - A standard DRAM 161 is connected with a memory control circuit 150 via a first external bus, and an option DRAM 162 is connected with the memory control circuit 150 via the first external bus and a second external bus.
標準ＤＲＡＭ１６１は、第１の外部バスを介してメモリー制御回路１５０に接続され、オプションＤＲＡＭ１６２は、第１の外部バスと第２の外部バスを介してメモリー制御回路１５０に接続される。 - 特許庁 - The contents of a non-volatile memory(ROM 32) mounted on an auxiliary substrate (communication control part 3) are read, and the read contents are written in a non-volatile memory (ROM 22) mounted on another auxiliary substrate (communication control part 2).
補助基板（通信制御部３）に搭載された不揮発性メモリ（ＲＯＭ３２）の内容を読み込み、読み込んだ内容を別の補助基板（通信制御部２）に搭載された不揮発性メモリ（ＲＯＭ２２）に書き込む。 - 特許庁 - The memory cards A, B are connected to a switching part 3 through slots 1, 2, respectively, and the switching part 3 takes only one of each of memory cards A, B as valid according to a switching control command imparted by a control part 4.
これら各メモリカードＡ、Ｂは、各スロット１、２を介して切換部３に接続されており、切換部３は、制御部４から与えられる切換制御指令に従って、各メモリカードＡ、Ｂの一方のみを有効とする。 - 特許庁 - When any collectable ECC error is caused in the output of the memory (step S201: Y), a voltage control circuit makes the applied voltage of the memory vary for a prescribed time within an allowable range by using a voltage control line (step S203).
メモリの出力にコレクタブルＥＣＣエラーが発生したら（ステップＳ２０１：Ｙ）、電圧制御回路は電圧制御線を使用してメモリの印加電圧を許容範囲内で所定時間変動させる（ステップＳ２０３）。 - 特許庁 - Disclosed are the apparatus and associated method for a dual active-active array storage system with a first controller with top level control of a first memory space and a second controller with top level control of a second memory space.
第１のメモリスペースのトップレベル制御を有する第１のコントローラと第２のメモリスペースのトップレベル制御を有する第２のコントローラとを有するデュアル・アクティブ−アクティブ・アレイ記憶システムに対する装置および関連する方法。 - 特許庁 - Furthermore, the start memory display control means makes control to display information about the determination result by the determination means as information about start memory according to a formation of predetermined conditions for a predetermined period.
また、始動記憶表示制御手段は、所定条件の成立に基づいて、所定期間に亘り、始動記憶についての情報として判定手段による判定結果に関する情報を表示するように制御する。 - 特許庁 - When the electric potential of the capacitor 35 is equal to or more than a threshold value, the CPU of the control part 21 reads out data stored in the memory by the IC chip 28, and records the data in a memory of the control part 21 and displays the data on a display 3.
コンデンサ３５の電位がしきい値以上の場合、制御部２１のＣＰＵはＩＣチップ２８がメモリに記録するデータを読み出し、制御部２１のメモリに記録して当該データをディスプレイ３に表示する。 - 特許庁 - In this storage sub-system provided with a storage device and a memory control unit of controlling the storage device, and in which data are transferred with the host device, the time when a write request is received is added on the memory control unit side.
記憶装置と、記憶装置を制御する記憶制御装置を有し、上位装置との間でデータの受け渡しを行う記憶サブシステムにおいて、ライト要求を受けつけた時刻を記憶制御装置側で付与する。 - 特許庁 - To simplify a control method for a memory card and to enhance control efficiency by enabling the occurrence of an error in the memory card to be notified to a host device without issuing a command for verifying whether or not the error has occurred.
エラーが発生したかどうかを確認するためのコマンドを発行することなく、メモリカードにおけるエラーの発生をホスト機器へ通知でき、メモリカードの制御方法の簡素化及び制御効率の向上を図る。 - 特許庁 - Portable electronic equipment down-loads a program for remote control and a frequency dividing program in the program memory 41 of the equipment from a CD-ROM which is a recording medium and, in addition, voice data for remote control in a nonvolatile memory 46.
携帯用電子機器のプログラムメモリ４１ａに、記録媒体であるＣＤ−ＲＯＭからリモコン用プログラムと分周プログラムをダウンロードするとともに、不揮発メモリ４６にリモコン用音声データをダウンロードする。 - 特許庁 - An air conditioner 1 comprises a control circuit, a power part controlled by the control circuit for adjusting the surrounding air environment, and a memory card slot as a receiving part of the data supplied from a memory card 3 from the external.
エアコン１は制御回路と、制御回路により制御されて周囲の空気環境を調整する動力部と、外部からメモリカード３により供給されるデータの受理部であるメモリカードスロットとを備える。 - 特許庁 - The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - On the other hand, the driving circuit 5 in the printer device 1 is controlled by a control circuit 6 and the driving circuit works according to a instruction of the control circuit 6 to supply electric power for the memory chip 3 and perform synchronous communication of data with the memory chip 3.
一方、プリンタ装置１内の駆動回路５は制御回路６により制御され、制御回路６の指示に応じて駆動回路が動作し、メモリチップ３に対して電源供給、データの同期通信を行う。 - 特許庁 - In accordance with various embodiments, a multi-level cell (MLC) magnetic memory cell stack has first and second magnetic memory elements connected to a first control line and a switching element connected to a second control line.
さまざまな実施の形態に従うと、マルチレベルセル（ＭＬＣ）磁気メモリセルスタックは、第１の制御線に接続された第１および第２の磁気メモリ素子と、第２の制御線に接続されたスイッチング素子とを有する。 - 特許庁 - The control circuit 20 outputs a charge control signal CHL_ and an address AD during reading/writing of data from/to a memory cell MC, and a precharge signal RPC only during reading of data from the memory cell MC.
制御回路２０は、メモリセルMCに対するデータの読み出し時及び書き込み時にチャージ制御信号CHL_及びアドレスADを出力すると共に、メモリセルMCからのデータの読み出し時のみプリチャージ信号RPCを出力する。 - 特許庁 - A semiconductor integrated circuit includes a reproducing ECC circuit 18, a recording ECC circuit 17, a host interface circuit 19, and a memory control circuit 20, and the memory control circuit 20 includes an arbitration circuit 200 and a count circuit 202.
半導体集積回路は、再生ＥＣＣ回路１８と記録ＥＣＣ回路１７とホストインターフェース回路１９とメモリ制御回路２０を具備して、メモリ制御回路２０は調停回路２００とカウント回路２０２を含む。 - 特許庁 - To provide a data transfer device and method for a control memory with which copy of data in the control memory in a time division multiplex switch between devices having the time division multiplex switches mounted on them or between boards can be realized with a small number of terminals.
従来は、時分割多重スイッチ内の制御メモリのデータをコピー記憶する場合、装置又はボードに搭載されている時分割多重スイッチの数だけの端子が装置又はボードに必要である。 - 特許庁 - Before receiving data corresponding to the read request after the transmitted read request is received by the memory control part, the access part allows the memory control part to receive another read request.
アクセス部は、送信した一の読み出し要求がメモリ制御部に受信された後、一の読み出し要求に対応するデータを受信する前に、メモリ制御部が他の読み出し要求を受信することを許容する。 - 特許庁 - After data compression conversion is applied to a received image by DMA control of a memory control section 43, the image processing apparatus performs a series of processes to transfer converted data to the HDD 48 through the buffer area of the image memory 42.
メモリ制御部４３のＤＭＡ制御により、入力画像に対してデータ圧縮変換を施した後、変換データを画像メモリ４２のバッファ領域を通してＨＤＤ４８へ転送する一連の処理を行う。 - 特許庁 - The spin injection magnetic random access memory comprises multiple magnetic memory cells 10, a current supply section 43+47+49, and a control section 41+70+80.
スピン注入方式の磁気ランダムアクセスメモリは、複数の磁気メモリセル１０と電流供給部４３＋４７＋４９と制御部４１＋７０＋８０とを具備する。 - 特許庁 - Besides, the scanner 1 is connected to an INPUT1 of the memory 3 by an image bus 2, and the network control part 7 is connected to an INPUT2 of the memory 3 by an image bus 6.
また、スキャナ１は画像バス２によりメモリ３のＩＮＰＵＴ１に接続され、ネットワーク制御部７は画像バス６によりメモリ３のＩＮＰＵＴ２に接続されている。 - 特許庁 - A control unit 7 allows a memory card connected to a memory card interface 10 to record the video-record reservation data and the viewing reservation data stored in a storage unit 11 according to reservation setting.
予約設定により記憶部１１に記憶された録画予約データおよび視聴予約データを制御部７がメモリカードインタフェイス１０に接続されたメモリカードに記録させる。 - 特許庁 - A memory write control processing part 36 alternately uses two moving image line data storage areas 42, 43 in the memory 37 as writing places of an moving image line data.
メモリ書込み制御処理部３６は、動画像ラインデータの書込み先として、メモリ３７内の２つの動画像ラインデータ格納領域４２、４３を交互に利用する。 - 特許庁 - The video data 110, 120 are read from the frame memory 131 via memory control sections 115, 125 and a video line combining section 134 combines the video data on a video scan line unit basis.
フレームメモリ１３１からメモリ制御部１１５，１２５を介して映像データ１１０，１２０を読み出し、映像ライン合成部１３４は映像走査ライン単位で合成する。 - 特許庁 - A sending control unit 3d makes slots for the established number of the sheets of memory boards enable from a small number based on the established number, and a time slot is assigned to each memory unit.
この設定値に基づいて送出制御部３ｄは、若番からメモリ基板の設定枚数分のスロットをイネーブルとし、各メモリユニットに一つのタイムスロットが割り当てられる。 - 特許庁 - The control part 7 stores character data in the RRT in a volatile memory and stores the version of the RRT, the total number of dimensions and the configuration of the dimension in the nonvolatile memory.
制御部７は、ＲＲＴのうちの文字データを揮発性メモリに記憶させ、ＲＲＴのバージョン、ディメンジョン総数、ディメンジョンの構成を不揮発性メモリに記憶させる。 - 特許庁 - Then similarly the control section 14 selects the memory box 17 in use from the one-touch table 16 and stores the image on the original read by the read section 11 to the memory box 17.
そして、同じくワンタッチテーブル１６から使用するメモリボックス１７を選択し、読取部１１で読み取った原稿上の画像を当該メモリボックス１７に格納する。 - 特許庁 - To provide a memory capable of simplifying the control of a microcomputer for holding data to be used when starting the power supply the next time in a nonvolatile memory when stopping the power supply.
電源の立下げ時に、次回の電源の立上げ時に使用するデータを不揮発性メモリに保持するためのマイコンの制御を簡素化することが可能なメモリを提供する。 - 特許庁 - To provide a daisy-chained ring topology memory system that has a signal line used as a data signal line or a memory control (CA) signal line.
本発明はデータ信号ラインまたはメモリコントロール（CA）信号ラインとして用いられる信号ラインを有する直列に連結された(daisy-chained)リングトポロジーメモリシステム（ring-topologymemory system）を提供する。 - 特許庁 - Thus, the wrapper circuit may easily control a memory, in which the address port and the data port are not distinct from each other, using a memory controller with which the address port and the data port are distinct.
従って、ラッパ回路はアドレスポートとデータポートとが分離されたメモリコントローラでアドレスポートとデータポートとが分離されていないメモリを容易にコントロールすることができる。 - 特許庁 - The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.
記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁 - To perform efficient priority control over memory access by a memory controller in a computer system in which a plurality of processing units share a single or a plurality of memories.
複数処理ユニットが単一もしくは複数メモリを共有する計算機システムにおいて、メモリコントローラにおける効率的なメモリアクセスの優先制御を可能とする。 - 特許庁 - Display driver control circuitry (506) comprises a frame memory interface (505) for reading data from a frame memory (504) for presentation on a passive matrix OLED display.
ディスプレイ・ドライバ制御回路（５０６）は、受動マトリクスＯＬＥＤディスプレイ上に提起するためにフレーム・メモリ（５０４）からデータを読み取るためのフレーム・メモリ・インターフェース（５０５）を備える。 - 特許庁 - To provide a technology which extends the life of a memory by leveling (wear-leveling) the number of times of rewriting in a control method for rewriting a nonvolatile memory.
不揮発性メモリの書き換え制御方法において、書き換え回数の平準化（ウエアレベリング）を行い、当該メモリの寿命を延ばすことができる技術を提供する。 - 特許庁 - A test I/O data control circuit 1-2 is synchronized with a clock signal and performs writing and reading of test data to/from a memory cell included in a memory core 1-1.
テスト入出力データ制御回路１−２は、クロック信号に同期してメモリコア１−１が有するメモリセルに対しテストデータの書き込み及び読み出しを行う。 - 特許庁 - To provide a memory device in which a chip selecting signal is not enabled and which can perform operation which does not affect the outside, its control method, and a memory sub-system.
チップ選択信号がイネーブルされていないメモリ装置が外部に影響しない動作を行うことができるメモリ装置、その制御方法及びメモリサブシステムを提供すること。 - 特許庁 - A switch 46 stops the writing of the signal DVw in the memory part 48, and a picture signal DVu read out from the memory part 48 is supplied to an operation control part 60.
スイッチ４６でメモリ部４８に対する信号ＤＶwの書込を停止しメモリ部４８から読み出した画像信号ＤＶuを動作制御部６０に供給する。 - 特許庁 - The processed signal is transferred to a video memory 9 through a memory control circuit 5 in each frame and finder display or the like is executed through a monitor display device 10.
そして、その処理後の信号をメモリ制御回路５を通してビデオメモリ９にフレーム毎に転送し、モニタ表示装置１０を介してファインダ表示等を行う。 - 特許庁 - A memory control circuit 120 applies mask processing to the image signal read from an image memory 106 on the basis of the mask position data and the mask data read from an ROM 122.
メモリコントロール回路１２０は、マスク位置データと、ＲＯＭ１２２から読み出したマスクデータとに基づいて画像メモリ１０６から読み出した映像信号にマスク処理を行う。 - 特許庁 - At a non selected memory macro, MEn=1 is input to the macro output control circuit 48, and therefore the output signal DTDO(0-7) of the non selected memory macro is fixed to '1' irrespective of the 8-bit output signal TDO(0-7).
マクロＩＤ生成回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄは、メモリマクロ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを識別するためのマクロＩＤを生成するもので、それぞれが異なる構成又はレイアウトを有している。 - 特許庁 - The data recording device comprises a nonvolatile memory 10, and a control part 20 which performs writing processing of measurement data and order specification data to the nonvolatile memory 10.
データ記録装置は、不揮発性メモリ１０と、不揮発性メモリ１０に測定データ及び順序特定データを書き込む処理を行う書き込み制御部２０と、を含む。 - 特許庁 - Furthermore, the CPU 50 controls a memory read control circuit 40 to read the data in the frame memory 1 (31) or 2 (32) in the unit of frames to realize slow reproduction.
さらに、メモリ読み出し制御回路４０をＣＰＵ５０が制御して、フレームメモリ１（３１）またはフレームメモリ２（３２）のデータをフィールド単位に読み出して、スロー再生を実現する。 - 特許庁 - After integrated data which is integrated through control of the controller 3 is stored into a storage memory 17, the integration target data that is a target to be integrated is removed from the storage memory 17.
制御部３の制御により統合した統合データを記憶メモリ１７に保存した後、統合対象である統合対象データを記憶メモリ１７から削除する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
