「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 70 71 72 73 74 75 76 77 78 .... 274 275 次へ＞- The part B1 also transmits a display control signal, together with a memory situation to the body A in order to show the memory situation detected in that way.
また、制御部Ｂ１は、そうして検出したメモリ状況を表示させるべく、そのメモリ状況とともに表示制御信号を装置本体Ａに対して送信している。 - 特許庁 - To provide a memory control device which can efficiently access a synchronous type memory accessed by outputting a row address and a column address at different timings, when accessing thereto.
ローアドレスとカラムアドレスを異なるタイミングで出力してアクセスする同期式のメモリにアクセスする際に効率良くアクセスすることができるメモリ制御装置を提供する。 - 特許庁 - The main control unit 50 reads a selected ultrasonic image with the hand side image from the frame memory 56 to be output to a memory device 18 in accordance with operation to a saving button 17b.
主制御部５０は、保存ボタン１７ｂの操作により選択された超音波画像および手元画像をフレームメモリ５６から読み出し、記憶装置１８に出力する。 - 特許庁 - To supply high voltage being not affected by temperature variation to a control gate, a source, or the like of a memory transistor at the time of write-in or erasure of data for a nonvolatile semiconductor memory.
不揮発性半導体メモリへのデータ書込み、消去の際に、メモリトランジスタの制御ゲート、ソース等に温度変化の影響を受けない高電圧を供給する。 - 特許庁 - In the flash memory control method, it is discriminated whether merge state information shows the merge state of the flash memory or not in response to input of a command.
本発明のフラッシュメモリ制御方法によれば、命令が入力されるとき、マージ状態情報が前記フラッシュメモリのマージ状態を示すか否かが判別される。 - 特許庁 - To provide a magnetic disk device capable of evading the delay of access time of data due to the capacity shortage of a buffer memory, by effectively utilizing the buffer memory in cache control.
キャッシュ制御において、バッファメモリを有効活用することにより、バッファメモリの容量不足によるデータのアクセス時間の遅延を回避できる磁気ディスク装置を提供する。 - 特許庁 - A master 101 and a slave 201 are respectively connected to each memory access device by one-to-one, and are connected to an SDRAM 301 via a memory control signal line group 302.
マスタ１０１及びスレーブ２０１のそれぞれは、メモリアクセス装置と一対一に接続すると共に、メモリ制御用信号線群３０２を介してＳＤＲＡＭ３０１に接続する。 - 特許庁 - A wireless signal processing section 202 at the receiver side sequentially writes data received for the preparation period to a memory 203, and stops write to the memory 203 at the switching control.
受信側の無線信号処理部２０２は、準備期間に受信したデータを順次メモリ２０３に書き込むとともに、切替制御時にはメモリ２０３への書き込みを停止する。 - 特許庁 - To provide a digital signal recording and reproducing device provided with a memory control means enabling recording and reproducing continuously discontinuous data on a memory.
メモリ上の不連続なデータを連続的に記録再生を可能とするメモリ制御手段を具備したデジタル信号記録再生装置を提供することを目的とする。 - 特許庁 - To restore information held in a memory without replacing a non- volatile memory loaded after a substrate is replaced when replacing a control substrate of a printer.
プリンタの制御基板の交換時に、搭載された不揮発性メモリの付替えをせずにメモリ保持情報を基板の付替後に復元できるようにしたプリンタを提供する。 - 特許庁 - Part of the memory unit 12 may be initialized and/or checked by a memory control unit 115 to which a command has given from the CPU 10 in which a reset process has been completed.
なお、リセットプロセスが完了したＣＰＵ１０に指示されたメモリ制御部１１５によりメモリ部１２の一部に対して初期化および／またはチェックが実施されてもよい。 - 特許庁 - The frame memory control part 24 controls the input frame memory on the basis of signals SCLK and REQ, input effective information, input line information, and a passing determination result.
フレームメモリ制御部２４は、ＳＣＬＫとＲＥＱ、入力有効情報と入力ライン情報、及び追い越し判定結果に基づいて入力フレームメモリの制御を行う。 - 特許庁 - In the flash memory element, a gate dielectric film to be formed between the floating gate 12 of the flash memory element and the control gate 16 thereof is formed by laminating an oxide film and a ZrO_2film.
フラッシュメモリ素子のフローティングゲート１２とコントロールゲート１６との間に形成されるゲート誘電膜を酸化膜とZrO_2膜を積層して形成することを特徴とする。 - 特許庁 - An error-controlling memory area is provided outside a CPU, and an error generation control circuit and an error generation circuit are provided inside a hard macro (memory) logic-simulating function model inside the CPU.
エラー制御用メモリ領域をＣＰＵの外、エラー発生制御回路とエラー発生回路をＣＰＵ内部のハードマクロ（メモリ）論理シミュレーション用機能モデル内に設ける。 - 特許庁 - To provide an image processor having a memory control function for avoiding a collision and competition in an image memory such as VRAM in operation adaptive to a multiprocess.
マルチプロセス対応の動作時においてＶＲＡＭ等の画像メモリにおける衝突及び競合を回避するためのメモリ管理機能を備えた画像処理装置を提供する - 特許庁 - The controller further has a third address/data bus for interfacing with a nonvolatile NAND memory, and a third control bus for interfacing with the nonvolatile NAND memory.
コントローラは更に、不揮発性ＮＡＮＤメモリとインターフェースをとる第３のアドレス／データバスと、不揮発性ＮＡＮＤメモリとインターフェースをとる第３のコントロールバスとを有する。 - 特許庁 - To provide technology capable of efficiently performing memory access control without considerably extending a period for accessing a memory even when accessing a plurality of memories.
複数のメモリにアクセスする場合であっても、メモリにアクセスする期間を大きく増加させることなく、効率よくメモリアクセス制御を行うことができる技術を提供する。 - 特許庁 - The multiprocessor system is constituted so that a system control processor is connected to a program memory and connected to a main memory in common together with a plurality of M units through the data bus.
マルチプロセッサシステムは、システム制御プロセッサがプログラムメモリに接続されると共に、複数のＭユニットと共にデータバスを介してメインメモリに共通に接続された構成である。 - 特許庁 - To rewrite a program of a boot program itself because operation is made with a flash memory rewriting control program on the boot program in rewriting a program on a flash memory.
フラッシュメモリ上のプログラムを書き換えるときにはブートプログラム上のフラッシュメモリ書き換え制御プログラムで動作するため、ブートプログラム自身のプログラムを書き換えることができる。 - 特許庁 - Next, data shown in the DMA transfer requirement are read from a memory 3b by a memory control part 3c in the data management part 3, and are stored in a buffer 3ca.
次に、データ管理部３において、メモリ制御部３ｃにより、ＤＭＡ転送要求で示されたデータがメモリ３ｂから読み出され、バッファ３ｃａに格納される。 - 特許庁 - One line package (1) stores data received from one network in a buffer memory (11) for reception and transmits the free capacity of the buffer memory (11) for the reception to the control package (2).
一の回線パッケージ(１)は、一の回線網から受信したデータを受信用バッファメモリ(11)に記憶し、受信用バッファメモリ(11)の空き容量を制御パッケージ(２)に送信する。 - 特許庁 - A redundant memory cell 10 is a redundant memory cell in which a control gate and a drain are connected to a wiring being different from plural word lines and plural bit lines.
冗長メモリセル１０は、コントロールゲート及びドレインが前記複数のワード線及び前記複数のビット線とは異なる配線に接続された冗長メモリセルである。 - 特許庁 - A semiconductor device comprises memory cell arrays, each of which comprises memory cell mats including a word line and a bit line, a sub-word driver circuit, and a first control part for controlling the sub-word driver circuit.
半導体装置は、ワード線及びビット線を含むメモリセルマットと、サブワードドライバ回路と、サブワードドライバ回路を制御する第１制御部と、を有するメモリセルアレイを備える。 - 特許庁 - To provide an NAND flash memory capable of executing some control in parallel, such as reading or writing, for two different blocks of a single memory array.
１つのメモリセルアレイの２つの異なるブロックに対して並行して読み出しや書き込み等の制御動作をすることが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - To provide a memory device and a self-check control method thereof capable of detecting whether or not an error detected by a memory check is an unrecoverable failure.
メモリチェックで検出されるエラーが復旧不可能な故障であるかどうかを検出することができるメモリ装置およびそのセルフチェック制御方法を提供する。 - 特許庁 - On the other hand, the control circuit is configured to, in read operation, apply a higher voltage to gates of unselected memory cells as a selected memory cell is located at a region closer to the first wiring.
一方、制御回路は、読み出し動作時に、選択メモリセルが第１配線に近い領域にあるほど、非選択メモリセルのゲートに高い電圧を印加する。 - 特許庁 - To provide a non-volatile semiconductor memory in which a circuit is simplified, erasion control of a memory cell can be stably performed, and usability is improved.
回路の簡素化を図りつつ、メモリセルの消去制御を安定的に行うこと及び使い勝手を良くしたができる不揮発性半導体記憶装置を提供する。 - 特許庁 - To provide a semiconductor integrated circuit and a memory access control method for efficiently controlling access through the transmission path of a split transaction to an external memory.
本発明は、スプリットトランザクションの伝送路経由での外部メモリへのアクセスを効率的に制御する半導体集積回路及びメモリアクセス制御方法に関する。 - 特許庁 - A direct memory access controller 53 under the control of a CPU 52 controls data transfer between a semiconductor memory 58 and a device connected to the SCSI bus 10.
ダイレクトメモリアクセスコントローラ５３は、ＣＰＵ５２により制御され、半導体メモリ５８と、ＳＣＳＩバス１０に接続されている機器との間のデータ転送を制御する。 - 特許庁 - An access control means 6b makes memory access from a processor core model 1 to the user hardware memory 5 while controlling to prevent conflict with the access of the user hardware model 2.
アクセス制御手段６ｂは、プロセッサコアモデル１からのユーザハードウェア用メモリ５へのメモリアクセスを可能にし、ユーザハードウェアモデル２のアクセスと競合しないように制御する。 - 特許庁 - To realize power-saving control over an SDRAM and a memory controller internal circuit as for a memory controller for an SDRAM for a real-time processing application using a method of macroaccess.
マクロアクセスの手法を用いるリアルタイム処理アプリケーション用ＳＤＲＡＭのメモリコントローラにおいて、ＳＤＲＡＭとメモリコントローラ内部回路の省電力化制御を実現する。 - 特許庁 - The control part 10 further deletes the pattern file of the end part of the execution memory 17 as a pattern file with low use frequency when the empty capacity of the execution memory is insufficient.
また、制御部１０は、実行メモリ１７の空き容量が不足した場合、使用頻度が低いパタンファイルとして実行メモリ１７の最後部のパタンファイルを削除する。 - 特許庁 - A back up battery 10, a power supply circuit 11, a control circuit 12, a volatile memory 13, a nonvolatile memory 14, a transmitting and receiving section 15 and an operating section 16 are provided in the unit 1.
センターユニット１にバックアップ電池１０、電源回路１１、制御回路１２、揮発性メモリ１３、不揮発性メモリ１４、送受信部１５、操作部１６を設ける。 - 特許庁 - To provide a memory access control circuit with a simple structure and high in versatility, capable of improving the system performance and minimizing access between a microprocessor unit(MPU) and a memory.
システム性能を向上させ、ＭＰＵ−メモリ間アクセスを最小化させることが可能な構造が簡単で汎用性の高いメモリアクセス制御回路を提供すること - 特許庁 - A memory control circuit 100 having a relief determination circuit (including a fuse circuit) 15 for relieving from a defect in a memory chip (DRAM) 20 sets at a logic chip side 10.
メモリ（ＤＲＡＭ）チップ２０の欠陥救済のための救済判定回路（ヒューズ回路を含む）１５を有するメモリ制御回路１００を、ロジックチップ１０側に設ける。 - 特許庁 - Status data from a circuit 2 (a processor core or a memory) are stored in a memory 14 via system buses 4, 6, 8, and 10 under the control by a status storage controller 16.
回路２（プロセッサ・コアまたはメモリ）からの状態データは状態保存コントローラ１６の制御の下にシステム・バス４，６，８，１０を介してメモリ１４に保存される。 - 特許庁 - To provide a data access control circuit of a memory card capable of data access, regardless of the existence of a WAIT signal output from the memory card under an I/O mode.
Ｉ／Ｏモード下でのメモリカードから出力される／ＷＡＩＴ信号の有無を問わずデータアクセスを可能とするメモリカードのアクセス制御回路の提供にある。 - 特許庁 - To provide a semiconductor device which suppresses deterioration of characteristics in a selection transistor memory even when a metallic silicide electrode is used as a control gate electrode of a memory cell transistor.
メモリセルトランジスタの制御ゲート電極として金属シリサイド電極を用いても選択トランジスタメモリの特性劣化を抑制できる半導体装置を提供すること。 - 特許庁 - An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.
アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁 - A memory controller SDRAMC outputs an access control signal CMD to the semiconductor memory SDRAM in response to an access request supplied from a system controller CPU.
メモリコントローラＳＤＲＡＭＣは、システムコントローラＣＰＵから供給されるアクセス要求に応答して半導体メモリＳＤＲＡＭにアクセス制御信号ＣＭＤを出力する。 - 特許庁 - To provide a device and a method for allowing a plurality of information processors to securely lock and unlock in common a memory as access control processing for a memory card.
メモリカードのアクセス制御処理としてのメモリロック、アンロックを複数の情報処理装置において、共通にかつセキュアに実行する装置および方法を提供する。 - 特許庁 - To reduce the variation in the positional accuracy with respect to the target position of control in a shape memory alloy actuator and an electronic equipment furnished with the shape memory alloy actuator.
形状記憶合金アクチュエータおよびそれを備える電子機器において、制御目標位置に対する位置精度のバラツキを低減することができるようにする。 - 特許庁 - To provide an electronic control device capable of guaranteeing the quality of data stored in a non-volatile memory when a CPU rewrites data stored in a flash memory.
ＣＰＵがフラッシュメモリに記憶されたデータ書き換えを行う際には、不揮発性メモリに記憶されたデータの品質を保証することができる電子制御装置を提供すること。 - 特許庁 - To provide a semiconductor device having a nonvolatile memory cell which has a floating gate and does not have a control gate, wherein readout characteristics of the nonvolatile memory cell are drastically improved.
浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。 - 特許庁 - To provide a computer with a function to prevent acquisition of the contents of a memory in the computer when the memory is installed in other computers, and its control method.
コンピュータ内のメモリを、他のコンピュータに取り付けられてもその内容を取得することができないような機能を備えたコンピュータ及びその制御方法を提供する。 - 特許庁 - The activated memory device includes a component element that is turned on to create an ODT control signal for controlling an ODT circuit of a deactivated memory device.
活性化されたメモリ装置は、非活性化されたメモリ装置のＯＤＴ回路を制御するＯＤＴ制御信号を生成するためにターンオンされる構成要素を含む。 - 特許庁 - Image data outputted from an imaging circuit 101 is input into a camera image processing device 100, and stored in a memory device 105 through a memory control circuit 102.
撮像回路１０１から出力される画像データはカメラ画像処理装置１００に入力され、メモリ制御回路１０２を介してメモリ１０５に記憶される。 - 特許庁 - When a recording control button 15 is pressed, one frame of image data from an image pickup part 2 is fetched in a frame memory 4 to be read and compress-processed and then fetched in a track memory 6.
記録制御ボタン１５が押されると、撮像部２からの１フレームの画像データがフレームメモリ４に取込まれ、読出されて圧縮処理された後、トラックメモリ６に取込まれる。 - 特許庁 - When a retrieval control machine 16 performs retrieval from the CAM to confirm that all the fields of the secure memory space are not used, an area releasing module releases the secured memory space.
検索制御マシン１６でＣＡＭを検索して確保メモリ空間の全てのフィールドが未使用である確認されると、領域解放モジュールは確保メモリ空間を解放する。 - 特許庁 - When power walk-in is started while the memory seat recall function is executed, the control system interrupts the memory seat recall function until the power walk-in function ends.
メモリシートリコール機能が実行されている最中にパワーウォークインが開始したとき、制御システムは、パワーウォークイン機能が終了するまでメモリシートリコール機能を中断する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
