「data buses」を含む例文一覧(339)
1 2 3 4 5 6 7 次へ＞- The internal data buses include first and second internal data buses.
内部データバスは、第１および第２内部データバスを含む。 - 特許庁 - ALIGNMENT OF DATA BETWEEN BUSES
バス間でのデータのアラインメント - 特許庁 - A semiconductor memory includes a larger number of internal data buses than external data buses.
半導体メモリは、外部データバスの数よりも多い複数の内部データバスを有する。 - 特許庁 - The three-way connection control means 103 includes a data path switch connected to data buses of the respective buses 111, 112, 113 to transfer data on the data buses therebetween depending on the data path control signal.
該三叉路接続コントロール手段103は、各バス111、112、113のデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチを有する。 - 特許庁 - The decoder cards 3 are bus-connected by data buses 5.
デコーダカード３は、データバス５によりバス結線される。 - 特許庁 - To reduce chip size by decreasing the number of data buses.
データバス本数を低減し、チップサイズの縮小化を図る。 - 特許庁 - The output means 123 compares data transmitted from the read-data buses RD, /RD with data transmitted from the second read-data buses RD2, /RD2.
出力手段１２３は，リードデータバスＲＤ，／ＲＤから伝達されたデータと，第２リードデータバスＲＤ２，／ＲＤ２から伝達されたデータとを比較する。 - 特許庁 - In operation cycles of data buses, a memory 10 outputs data to a database 31 and the data are transferred to a microcontroller 20 via data buses 32 and 33.
データバスの動作サイクルにおいて、メモリ１０はデータをデータバス３１に出力し、このデータはデータバス３２，３３を介してマイクロコントローラ２０に転送される。 - 特許庁 - The data buses 11 and 12 are arranged independently every memory 13, 14.
データ・バス１１，１２は各メモリ１３，１４で独立に配設される。 - 特許庁 - To reduce power consumption for switching data buses at high frequency in an integrated circuit device having many internal data buses.
多数の内部データバスを有する集積回路装置の高周波数でのデータバスの切り替えによる消費電力を低減する。 - 特許庁 - Data buses are connected to a plurality of memories independently for every memory.
複数のメモリには、メモリ毎に独立してデータバスが接続される。 - 特許庁 - Second data buses I/01, I/02 have a plurality of pairs of second data lines.
第２のデータバスI/O1, I/O2は、列方向に配置された複数の第２のデータ線対を有している。 - 特許庁 - A plurality of data buses are provided between a data transmitting device 101 and a data receiving device 102.
データ送信装置１０１とデータ受信装置１０２の間には複数のデータバスが設けられている。 - 特許庁 - Data transfer controllers C01, C12 and C23 control the data transfer by the data buses B01, B12 and B23.
データ転送コントローラＣ０１、Ｃ１２、Ｃ２３は、データバスＢ０１、Ｂ１２、Ｂ２３によるデータ転送を制御する。 - 特許庁 - Furthermore, the data buses 5 are bus- connected to the decoder cards 3 by themselves.
また、このデータバス５も、データバス５によりデコーダカード３とバス結線される。 - 特許庁 - N devices 71, 72, 73, 74,..., 7N are respectively connected by one of data buses and one of address buses.
デバイス７１、７２、７３、７４、…、７ＮのＮ個のデバイス間は、各々１本ずつのデータバスとアドレスバスとにより接続される。 - 特許庁 - This LCD controller is constituted by making input-output data buses of display data common and by dispensing with the converting of bit widths of the display data and the changeover operation of the input-output data buses.
この発明は、表示データの入出力データバスを共通化して、表示データのビット幅変換ならびに入出力データバスの切り替え動作を不要にして構成される。 - 特許庁 - The three-forked path connection control means 103 is provided with a data switch connected to the respective address buses, control buses and data buses of the processor bus 111, the memory bus 112 and the system bus 113 for mutually transferring address and control signal and mutually transferring data on the data buses in accordance with data bus control signal.
この三叉路接続コントロール手段１０３は、プロセッサバス１１１、メモリバス１１２、システムバス１１３のそれぞれのアドレスバスと制御バスとデータバスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータスイッチを有する。 - 特許庁 - In free cycles of the data buses, the computing element 11 outputs the addition value to the data base 31 and this value is transferred to a comparator 22 via the data buses 32 and 33.
データバスの空きサイクルにおいて、演算器１１は加算して得た値をデータバス３１に出力し、この値はデータバス３２，３３を介して比較器２２に転送される。 - 特許庁 - An addition part 1000 receives data transmitted from the positive/negative logic mixing data buses 102, 108 and performs addition suited to the logic of the positive/negative logic mixing data buses 102, 108.
加算部１０００は、正負論理混在データバス１０２，１０８で伝送されたデータを受けて、正負論理混在データバス１０２，１０８の論理に適合した加算を行なう。 - 特許庁 - A data reading circuit 51R performs data reading based on a voltage difference between the read data buses RDB and /RDB.
データ読出回路５１Ｒは、リードデータバスＲＤＢおよび／ＲＤＢの電圧差に基づいてデータ読出を実行する。 - 特許庁 - This allows supply of the data to the external data buses selectively using the first or second internal data bus.
これにより、第１又は第２内部データバスを選択的に使用して外部データバスにデータを供給できる。 - 特許庁 - To speedily drive data buses without complicating circuit constitution.
回路構成をほとんど複雑化することなく、データバスをより高速に駆動する。 - 特許庁 - The connection of global data buses GDB0 and GDB1 to local data buses LDB00-LDB03 of a bank 1 is opposite to that of a bank 0.
バンク１のローカルデータバスＬＤＢ００〜ＬＤＢ０３に対するグローバルデータバスＧＤＢ０及びＧＤＢ１の接続が、バンク０のそれと逆になっている。 - 特許庁 - To provide a bridge integrated circuit for controlling data transfer between different buses capable of monitoring transaction data running through buses.
異なるバス間のデータ転送を制御するブリッジ集積回路であって、バス間を流れるトランザクションデータのモニタを可能とするブリッジ集積回路を提供する。 - 特許庁 - To speed up an operation so as not to have difference in load generated between data buses.
データバス間で負荷に差が生じないようにして動作を高速化する。 - 特許庁 - To accelerate data transfer on separated buses in a graphic processing apparatus.
図形処理装置において、分離したバス上のデータ転送を高速化する。 - 特許庁 - Driver/receiver parts 40a-40d drive the respective buses so as to transmit and receive the data between the common bus and the input/output buses.
ドライバ・レシーバ部４０ａ〜４０ｄは、共通バスと入出力バスとの間でデータを送受信するため、各バスをドライブする。 - 特許庁 - The means 103 connected also to respective data buses of the processor bus 111, the memory bus 112 and the system bus 113 has a data bus switch 402 for mutually transferring data on these data buses in accordance with a data bus control signal 420.
又、この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのデータバスが接続され、データバス制御信号(420)に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチ(402)を有する。 - 特許庁 - Data buses DBG are connected to the same number of the 2nd ends respectively.
複数のデータバスＤＢＧは、それぞれが同数個の第２端と接続される。 - 特許庁 - The image data and the instructions are transmitted by separate buses and bus interfaces.
画像データと命令は、別々のバス及びバスインターフェースを介して送信される。 - 特許庁 - To keep DC balance of optical transmission signals in data buses within the proper range.
データバスにおける光学伝送信号のＤＣバランスを適切な範囲に保つ。 - 特許庁 - To attain quick and efficient data transfer by absorbing the difference of the data transferring speeds of buses with different data bus width.
データバス幅が異なるバスのデータ転送速度の違いを吸収して、高速で効率の良いデータ転送を行う。 - 特許庁 - Data stored in the write registers are transmitted to the output means 123 through write data buses WD, /WD, an input output means 122 and second read data buses RD2, /RD2.
ライトレジスタに格納されているデータはライトデータバスＷＤ，／ＷＤ，入出力手段１２２，第２リードデータバスＲＤ２，／ＲＤ２を経由して出力手段１２３に伝達される。 - 特許庁 - Multiplexers 114, 134 and 154 for selecting data buses are provided for each of blocks of the data transfer device having plural registers.
複数のレジスタを有するデータ転送装置のブロック毎に、データバスを選択するマルチプレクサ114、134、154を設ける。 - 特許庁 - Data buses and address buses of the frame buffers 32 and 34 can be controlled by the MPU on a time-division basis independently of those of the frame buffer 33.
フレームバッファ３２，３４のデータバス，アドレスバスはフレームバッファ３３のそれとは独立して時分割でＭＰＵから制御可能である。 - 特許庁 - When there are parallel accesses to a program memory 402 and a data memory 403, and any data cannot be recovered at this time, only the data of buses 410 and 411 in the program memory are traced and the data in buses 420 and 421 in the data memory are stored in storage devices 407 and 408 at the current stage.
プログラムメモリ(402)とデータメモリ(403)とに並列アクセスがあり、この時のデータがいずれも復元できない時、現ステージでは、プログラムメモリのバス(410,411)のデータのみをトレースし、データメモリのバス(420,421)のデータは記憶装置(407,408)に格納する。 - 特許庁 - Also, the three-forked path control means 103 is provided with a data path switch to which the data buses of the processor 111, the memory bus 112, and the system bus 113 are connected for transferring the data on the data buses to one another according to the data bus control signal.
又、この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパススイッチを有する。 - 特許庁 - To provide an integrated circuit device provided with a plurality of buses and a block generating a strobe signal to fetch data through a plurality of the buses that realizes stable data transfer.
複数のバスと、前記複数のバスのデータを取りこむためのストローブ信号を備えた集積回路装置において、安定したデータ転送を実現することを目的とする。 - 特許庁 - Thus, a power supply voltage VDD will not be applied to data buses 401-40n.
これにより、データバス４０_１〜４０_ｎには電源電位ＶＤＤが印加されない。 - 特許庁 - Data buses B01, B12 and B23 directly connect the exclusive function units U0-U3.
データバスＢ０１、Ｂ１２、Ｂ２３は、専用機能ユニットＵ０〜Ｕ３を直接連結する。 - 特許庁 - The respective data buses multiplex multi-bit data in a time-division manner and transfer them from the data transmitting device 101 to the data receiving device 102.
それぞれのデータバスは、複数のビットのデータを時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。 - 特許庁 - The image conversion part two times-magnifies the data from the data bus LD0 laterally and outputs it to an LCD through LCD buses D0 and D1, and two times-magnifies the data from the data bus LD1 laterally and outputs it to the LCD through LDC buses D2 and D3 (Fig. 10B).
画素変換部は、データバスLD0からのデータを横方向に２倍に拡張してLCDバスD0,D1を介してLCDに出力し、データバスLD1からのデータを横方向に２倍に拡張してLCDバスD2,D3を介してLCDに出力する（図１０Ｂ）。 - 特許庁 - As a result, the length of the sections of adjacent data buses where data signals of inverse phases run parallel with each other becomes the half of a full data bus length.
その結果、隣接するデータバス間で、逆相のデータ信号が併走する区間はデータバス全長の半分となる。 - 特許庁 - A data holding circuit 600 holds fail information in which a fail bit may exist in accordance with data on the data buses DB, /DB.
データ保持回路６００は、データバスＤＢ、／ＤＢ上のデータに応じて、フェイルビットが存在するかのフェイル情報を保持する。 - 特許庁 - The processors 10 and 20 are connected not only by the cable 1 connecting the I/Fs of the respective original data buses but also by the cable 2 connecting the I/Fs of free data buses and used for data transfer.
データ転送のために画像処理装置１０および２０は、各々のオリジナルデータバスのＩ／Ｆを接続したケーブル１だけでなく、空いているデータバスのＩ／Ｆもケーブル２によって接続して使用する。 - 特許庁 - A gateway for transferring data through a plurality of communication buses with a terminal, detects a terminal being the destination of data 11 in data frames 10 received through buses A to C, and transmits the data 11 only to a bus D to which a terminal D1 being the destination of the received data 11 is connected among a plurality of communication buses.
複数の通信バスを介して端末とデータの授受を行うゲートウェイが、バスＡ〜Ｃを介して受信したデータフレーム１０中のデータ１１の宛先となる端末を検知し、複数の通信バスのうち、受信したデータ１１の宛先となる端末Ｄ１が接続しているバスＤにのみ、データ１１を送出する。 - 特許庁 - Arrays 12, 14 are coupled with four partitioned current data buses (iGDL) 16, 18, 20, 22.
アレイ１２，１４は４つの区画された電流データ・バス（iGDL）１６，１８，２０，２２に結合される。 - 特許庁 - The N system data buses are output from the memory controller and have a width of M/N bits.
Ｎ個のシステムデータバスはメモリコントローラから出力されてＭ／Ｎビットの幅を有する。 - 特許庁 - Low-resolution data which need to be compatible are normally sent out to an image conversion part through data buses LD0 and LD1 (Fig. 10A).
通常時、互換が必要なローレゾデータは、データバスLD0,LD1を介して画素変換部に送り出される（図１０Ａ）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
