「data buses」を含む例文一覧(339)
＜前へ 1 2 3 4 5 6 7 次へ＞- The data processor has buses 230, 240, and 250 for mutually connecting many logic units and transferring data between respective logic units.
データ処理装置は多数のロジックユニットを相互接続しロジックユニット間でデータを転送するためのバスを有する。 - 特許庁 - Data stored in the read registers are transmitted to an output means 123 through read data buses RD, /RD.
リードレジスタに格納されているデータはリードデータバスＲＤ，／ＲＤを経由して出力手段１２３に伝達される。 - 特許庁 - To obtain a data transfer system and a data transfer method which improve the data transfer efficiency of a system entirety in the system having a plurality of data transfer buses.
複数のデータ転送バスを持つシステムにおいて、システム全体のデータ転送効率の向上を図ったデータ転送方式及びデータ転送方法を得る。 - 特許庁 - A data read circuit 55a amplifies the voltage difference between the read data buses RDB and /RDB to provide an output of read data DOUT.
データ読出回路５５ａは、読出データバスＲＤＢおよび／ＲＤＢの間の電圧差を増幅して、読出データＤＯＵＴを出力する。 - 特許庁 - The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.
前記専用直列データバス及び／又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁 - The CIM 10 is coupled with the 1st and 2nd fast one-way buses to send and receive the data packets between the 1st and 2nd fast one-way buses.
ＣＩＭ１０は、第１及び第２高速単方向性バスに結合し、第１及び第２高速単方向性バスとの間でデータ・パケットを授受する。 - 特許庁 - A system bus 407 and I/O buses 411 to 413 are split buses and they support split transfer where the start cycle of reading access and a response data cycle can be split.
システムバス４０７，Ｉ／Ｏバス４１１〜４１３はスプリットバスであり、リードアクセスの起動サイクルと応答データサイクルが分割可能なスプリット転送をサポートする。 - 特許庁 - To provide a data processor having a debug supporting function capable of monitoring a plurality of kinds of inside buses from the outside part, and identifying the buses being monitored.
複数種類の内部バスを外部でモニタ可能であって夫々モニタしているバスを識別可能なデバッグ支援機能を有するデータプロセッサを提供する。 - 特許庁 - Accordingly, while the CPU 100 executes a command not using the buses, the CoPro 101 can read out data in the RAM 103 by using the buses.
したがってＣＰＵ１００はバスを使用しない命令を実行しながらＣｏＰｒｏ１０１はバスを使用してＲＡＭ１０３のデータを読み出すことができる。 - 特許庁 - To provide a data transfer processing apparatus with which efficiency of DMA data transfer and use efficiency of system buses are enhanced among a plurality of system buses which operate with different protocols or frequencies.
異なるプロトコル又は周波数で動作する複数のシステムバス間において、ＤＭＡデータ転送の効率及びシステムバスの使用効率を向上できるデータ転送処理装置を提供する。 - 特許庁 - To provide a data transfer device for efficiently executing inter-memory MDA data transfer between a plurality of independent buses.
独立した複数のバス間でメモリ間のＭＤＡデータ転送を効率よく実行するデータ転送装置を提供する。 - 特許庁 - The PLB interfaces provide separate 32-bit address and 64-bit data buses for the instruction and data sides.
PLB（プロセッサ・ローカル・バス）インタフェースは、命令側のために32ビットのアドレスとデータ側のために64ビットのデータバスを別々に供給する。 - コンピューター用語辞典 - The three-way connection control means 103 includes a bus-memory connection controller connected to address buses and control buses of the respective buses 111, 112, 113 to transfer address and control signals therebetween, and for generating a data bus control signal.
該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。 - 特許庁 - A data bus compensating circuit 131 or 132, connected to the selected main data buses 1 (141-1, 141-2) or the main data buses 2 (142-1, 142-2), is turned into a state in which a second function for executing transmitting and receiving of data for the data amplifier 120 is performed.
選択されたメインデータバス１（１４１−１、１４１−２）またはメインデータバス２（１４２−１、１４２−２）に接続するデータバス補償回路１３１または１３２は、データアンプ１２０とのデータ送受を行なう第２の機能を実行する状態となっている。 - 特許庁 - At the time of read operation of data, a write-bus pre- charge circuit 125 pre-charge the complementary write-buses WDB, XWDB.
データ読み出し動作時には、ライトバスプリチャージ回路125は、前記相補型ライトバス(WDB、XWDB)をプリチャージする。 - 特許庁 - To provide a semiconductor memory system comprising a memory module connected to divided system data buses.
分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステムが提供される。 - 特許庁 - Eight control buses transmitting data respectively corresponding to these eight regions are provided.
この８つの領域に対応してそれぞれデータを伝達する８つの制御バスが設けられている。 - 特許庁 - At the time of write operation of data, a read-bus pre-charge circuit 126 pre- charges the complementary read-buses RDB, XRDB.
データ書き込み動作時には、リードバスプリチャージ回路126は、前記相補型リードバス(RDB、XRDB)をプリチャージする。 - 特許庁 - Further, the image processor is coupled to the respective source driver ICs through a plurality of image data buses.
さらに、画像プロセッサは、複数の画像データバスを介して、ソースドライバＩＣのそれぞれと結合する。 - 特許庁 - The second set has at least one fewer number of data buses than those of the first set.
第２群のデータバスは、第１群のデータバスより少なくとも一つのデータバスを引いて備える。 - 特許庁 - To reduce costs and to shorten time required for transferring data concerning memory access between plural buses.
複数バス間のメモリアクセスにおいてコストの削減、データの転送に要する時間の短縮を図る。 - 特許庁 - A data bus amplifier circuit 44 amplifying voltage difference is provided on data buses DB, /DB delivering and receiving data between a memory cell and an input/output circuit.
メモリセルと入出力回路との間でデータを授受するデータバスＤＢ，／ＤＢ上に電位差を増幅するデータバスアンプ回路４４を設ける。 - 特許庁 - By providing the data buses B01, B12 and B23, the frequency of data transfer through the data bus 4 can be suppressed to shorten the waiting time of processing.
データバスＢ０１、Ｂ１２、Ｂ２３を設けたことで、データバス４を介したデータ転送の頻度を抑制でき、処理の待ち時間を短縮できる。 - 特許庁 - One data bus among the plurality of data buses, however, multiplexes one-bit data and a synchronizing signal in a time-division manner and transfers them from the data transmitting device 101 to the data receiving device 102.
ただし、複数のデータバスのうち、１本のデータバスは、１ビットのデータ及び同期信号を時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。 - 特許庁 - The three-forked connection controlling means 103 has a data path switch that is connected with each data bus and mutually transfers data on these data buses according to the data bus control signal.
又、この三叉路接続コントロール手段103は、それぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパススイッチを有する。 - 特許庁 - Single-ended data buses (EDB, ODB) common for a plurality of bakns (#A to #C) are arranged, and reference data buses (RDB_A to RDB_D) for transferring the reference data used as the logical level criterion of the transfer data are arranged corresponding to the banks.
複数のバンク（♯Ａ−♯Ｃ）に共通にシングルエンド構成のデータバス（ＥＤＢ，ＯＤＢ）を配設し、各バンクに対応して、転送データの論理レベル判定基準となる参照データを転送する参照データバス（ＲＤＢ＿Ａ−ＲＤＢ＿Ｄ）を配設する。 - 特許庁 - The bidirectional buffers 10, 11 buffer data transmitted bidirectionally between the common data bus BS0 and a data bus selected out of individual data buses BS1-BS4.
双方向バッファ１０、１１は、共通データバスＢＳ０と単独データバスＢＳ１〜ＢＳ４の中の選択された単独データバスとの間を双方向に伝送されるデータをバッファリングする。 - 特許庁 - Memory is not divided among channels but the channels are interconnected with data buses to eliminate constraints by memory capacity, and the structure of the data buses down to memory is layered to eliminate physical dependence on memory.
チャンネル毎にメモリを分けるのではなく、チャンネル間をデータバスにて接続してメモリ容量の制約を無くし、メモリまでのデータバスの構成を階層化することで、物理的なメモリへの依存を無くした。 - 特許庁 - The driver circuit drives a pair of buses and transmits data, the receiver circuit receives the data from the pair of buses, and switching noise due to parasitic inductance and an I/O current can thereby be canceled and reduced.
ドライバ回路で一対のバスを駆動してデータを送信し、レシーバ回路で一対のバスからデータを受信することで、寄生インダクタンスとＩ／Ｏ電流によるスイッチング・ノイズを相殺して低減できる。 - 特許庁 - To more preferably execute data transfer when a peripheral device is connected via a connector having plural independent data buses.
独立した複数のデータバスを有するコネクタを介して周辺デバイスを接続する場合のデータ転送をより好適に実行する。 - 特許庁 - To provide a data transmission circuit in which a calculation of a delay time during transmission of data is simplified while preventing conflict of buses.
バスの衝突を防ぎつつデータが伝搬する際の遅延時間の計算が簡略化されたデータ伝送回路を提供する。 - 特許庁 - At least one SIM 20 is coupled with the 1st and 2nd fast one-way buses to send and receive the data packets between those 1st and 2nd fast one-way buses.
少なくとも１個のＳＩＭ２０は、第１及び第２高速単方向性バスと結合し、これら第１及び第２高速単方向性バスとの間でデータ・パケットを授受する。 - 特許庁 - In a communication system adopting an SbW, a slave provides a non-driving period, which stops driving of buses at an end of a Data Phase that is a data bit transmission period.
ＳｂＷを採用した通信システムにおいて、スレーブは、データビット送信期間であるData Phaseの末尾にバスのドライブを停止する非ドライブ期間を設ける。 - 特許庁 - The multiple serial data buses are merged and may exchange data at needed by data input/ output (I/O) circuits connected to a serial I/O port.
該複数のシリアルテ゛ータパスは、併合され、シリアルI／Oポートに接続されたデータ入出力(I/O)回路により必要に応じてデータを交換することができる。 - 特許庁 - This data transferring circuit is divided into the bus width of data buses in the data transfer circuit, and each of them is provided with a bus use right.
本発明によるデータ転送回路は、データ転送回路におけるデータバスのバス幅に分割し、それぞれにバス使用権を設けたことを特徴とする。 - 特許庁 - The interfacing means makes communication between the buses possible and also guarantees data integrity.
このインターフェース手段は、これらのバス間の通信を可能にするとともに、データの完全性を保証する。 - 特許庁 - The I/F includes a memory and a plurality of directors interconnected through an I/F state data bus and a plurality of EUD buses.
I/FはメモリとI/F状態データバスと複数のEUDバスを介して相互接続された複数のデイレクタを含む。 - 特許庁 - The buses (IDB and IAB) through which the 2nd CPU reads/writes data are made common to the 1st CPU.
第２のＣＰＵがデータをリード／ライトするバス（ＩＤＢ，ＩＡＢ）は、第１のＣＰＵと共通にする。 - 特許庁 - The column selection gates are dispersedly arranged so that large difference is not generated in the load capacity of read data buses.
コラム選択ゲートは、リードデータバスの負荷容量に大きな差が生じないように分散して配置される。 - 特許庁 - A CPU 200, a memory 300 and a memory 301 exchange control signals and data via buses.
ＣＰＵ２００、メモリ３００およびメモリ３０１は、バスを介して制御信号やデータのやりとりをおこなう。 - 特許庁 - METHOD AND APPARATUS FOR REDUCING CUMULATIVE TIME DELAY IN SYNCHRONIZING TRANSFER OF DATA BETWEEN TWO MUTUALLY ASYNCHRONOUS BUSES
互いに非同期の２つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの - 特許庁 - The first to P-th memory module groups are connected to the system data buses and comprise N memory modules respectively.
第１ないし第Ｐメモリモジュール群はシステムデータバスに連結されて、それぞれＮ個のメモリモジュールを具備する。 - 特許庁 - A sequence of requesting bus rights to the respective buses upon different data transfer requests is not adopted.
バス毎に夫々別々のデータ転送要求によってバス権の要求を行うシーケンスを採用しない。 - 特許庁 - To efficiently transfer data between a plurality of devices connected to different buses.
異なるバスに接続された複数の装置間のデータの受け渡しを効率よく行うことができるようにする。 - 特許庁 - This data transferring circuit is provided with means (11, 20 in the figure) for making the transmission side and the reception side to respectively open the buffers of the permitted buses for transferring data.
それを受けて、送信側、受信側それぞれ、許可されたバスのバッファを開いて転送をする手段（図１の１１，２０）を含む。 - 特許庁 - To provide a semiconductor memory in which transmission speed of read-out data to a pair of data buses from a pre-amplifier is increased at high frequency operation.
高周波動作時におけるプリアンプからデータバス対への読出データの伝搬を高速化する半導体記憶装置を提供する。 - 特許庁 - The CPU 20 compares the write data with the 1st and 2nd data to judge which includes a fault position out of plural buses BUS1, BUS2.
ＣＰＵ２０は書き込みデータと第１、第２のデータを比較し、ＢＵＳ１、ＢＵＳ２のいずれに故障個所があるかを判断する。 - 特許庁 - To prevent the operating speed of a data inverting processing for suppressing electromagnetic interference from being accelerated even when the number of data buses to transfer video data is reduced by serializing a portion of the data.
映像データを転送するデータバス本数をデータの一部シリアル化により減少させても電磁妨害を抑制するためのデータの反転処理の動作速度が高速化させない。 - 特許庁 - From a plurality of image data storage means storing different kinds of image generation data, respectively, the image generation data are read through dedicated data buses provided correspondingly to them, respectively.
それぞれ異なる種類の画像生成データを記憶する複数の画像データ記憶手段から、それぞれに対応して設けられた専用のデータバスを介して、画像生成データを読出す。 - 特許庁 - A processed result selecting part 4 receives the plotting data geometry- processed in the parallel processing executing part 3 via local buses 301, 302, and transmits either of the plotting data from the local buses 301, 302 to a rendering hardware 5.
処理結果選択部４は並列処理実行部３でジオメトリ処理された描画データをローカルバス３０１，３０２を介して受取り、ローカルバス３０１，３０２からきた描画データのいずれかをレンダリングハードウェア５へ送出する。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
