「etching」を含む例文一覧(19972)
＜前へ 1 2 .... 374 375 376 377 378 379 380 381 382 .... 399 400 次へ＞- The first clad layer 5, the etching stop layer 6 and the second clad layer 8 are subjected to impurity doping of Mg which is hard to diffuse in the solid of a compound semiconductor as compared with Zn, and the impurities are prevented from diffusing into the light emitting region of the MQW active layer 4 during a thermal process for forming an end face window.
第１クラッド層５、エッチングストップ層６、第２クラッド層８には、Ｚｎよりも化合物半導体の固体中で拡散しにくいＭｇが不純物としてドーピングされており、端面窓形成の熱プロセス中にＭＱＷ活性層４の発光領域への不純物拡散が防止される。 - 特許庁 - The glass substrate for the FPD, on whose substrate a prescribed pattern is formed, is manufactured by forming a coating layer 2 on a part of the surface of a glass substrate 1, then treating the coated glass substrate 1 with an etching solution containing hydrofluoric acid so as to etch the glass surface except the part where the coating layer has been formed, and removing the coating layer.
ガラス基板１の表面の一部に被覆層２を形成し、フッ酸を含有するエッチング液で処理することにより、被覆層が形成された部分以外のガラスの表面をエッチングし、その後被覆層を除去することにより、基板表面が所定の形状にパターニングされたＦＰＤ用ガラス基板を製造する。 - 特許庁 - The method for manufacturing an electro-optical device according to this invention is to manufacture the electro-optical device by forming a resin base material 12 on a glass substrate 11 (Fig.(b)), forming a display element 13 on the formed resin base material 12 (Fig.(c)), and thereafter removing the glass substrate 11 by etching (Fig.(d)).
本発明の電気光学装置の製造方法は、ガラス基板１１の上に樹脂基材１２を形成し（図１（ｂ））、形成された樹脂基材１２の上に表示要素１３を形成し（図１（ｃ））、その後ガラス基板１１をエッチングにより除去することにより（図１（ｄ））、電気光学装置を製造するものである。 - 特許庁 - A resist 67 is formed on a silicon oxide film SiO2 66 to have an opening 62 corresponding to a contact hole and an opening 64 for monitor and then the silicon oxide film SiO2 66 is subjected to dry etching through the opening 64 for monitor along with an essential pattern, i.e., the opening 62 corresponding to a contact hole.
酸化シリコン膜（ＳｉＯ_２）６６上にコンタクトホールに対応した開口部６２と共にモニタ用開口部６４を有するようにレジスト６７を形成し、本来のパターンであるコンタクトホールに対応した開口部６２と共にモニタ用開口部６４を介して酸化シリコン膜（ＳｉＯ_２）６６をドライエッチングする。 - 特許庁 - (a) A first etching mask layer 12 is formed on a backside semiconductor layer 9 in a region where a frame-like region 2a on the side of a weight section formed region 4 is removed from a supporting section formed region 2 of an SOI substrate having a surface-side semiconductor layer 8, a backside semiconductor layer 9, and a buried oxide film 10.
表面側半導体層８、裏面側半導体層９及び埋込み酸化膜１０を備えたＳＯＩ基板の支持部形成領域２のうち、重錘部形成領域４側の枠状の領域２ａを除いた領域の裏面側半導体層９上に第１エッチングマスク層１２を形成する（ａ）。 - 特許庁 - A substrate for electron source forming has a layer 1b containing SiO_2 as a main component on a substrate 1a, wherein the SiO_2 layer has a hardness higher than 5 GPa measured by the nano indentation method at room temperature, or an etching rate not higher than 10 nm/min in the solution containing 0.4 wt% of ammonium hydrogen fluoride at room temperature.
基板１ａ上にＳｉＯ_２を主成分とする層１ｂを有し、該ＳｉＯ_２層の室温におけるナノインデンテーション法により測定される硬度が５ＧＰａ以上、あるいは、該ＳｉＯ_２層の室温における０．４ｗｔ％フッ化水素アンモニウム水溶液でのエッチングレートが１０ｎｍ／ｍｉｎ以下であることを特徴とする。 - 特許庁 - In order to use a vacuum etching device for a double-sided flexible printed circuit board, an absorption bar is installed in a location facing a spray, and the flexible board is pressed against a free rotation roller integrated into the absorption bar through a spray pressure so that a distance between the absorption bar and the board is kept constant to ensure a good absorption effect.
真空エッチング装置を両面フレキシブル・プリント配線板用に用いるため、スプレーに対向する位置に吸引バーを設け、スプレーの圧力でフレキシブル基板を吸引バーと一体化した自由回転ローラーに押さえつけることにより、吸引バーと基板の距離を一定に保ち、吸引効果を着実にする。 - 特許庁 - In a process forming the MOS device on the main face of a silicon wafer, before wafer processing by the process device (an etching device, an ashing processing device, a sputter device and a CVD device) using the plasma, an insulating film is previously formed on the wafer rear face and reduces damage to the device caused by the process device using the plasma.
シリコンウェハ主面にＭＯＳデバイスを形成するプロセスにおいて、プラズマを用いるプロセス装置（エッチング装置、アッシング処理装置、スパッタ装置、ＣＶＤ装置）によるウェハ加工前に、予めウェハ裏面に絶縁膜を形成しておき、プラズマを用いるプロセス装置起因によるデバイスヘのダメージを低減する。 - 特許庁 - To provide a high processing characteristic in which, as a polishing agent for polishing a plane having Cu and a Cu alloy applied on a semiconductor device, adhesive grains leading to a factor of surface defects such as dishing or the like are not at all included, and a practical processing speed of 200 nm/min can be attained, and an etching speed is very low.
半導体デバイス上に施したＣｕ及びＣｕ合金を有する面を研磨する際の研磨液として、ディッシング等の表面欠陥発生の要因となる砥粒を全く含有せず、実用的な加工速度２００ｎｍ／ｍｉｎが達成でき、エッチング速度も極めて低い高加工特性を提供する。 - 特許庁 - To provide an aluminum material having superior etching characteristics for an electrolytic capacitor electrode, which can reliably increase the surface area, by making etch pits densely and uniformly formed on its surface, using the etch pits as starting points, and making them further deeply etched into tunnel-shaped pits so as to be hardly combined with each other, and consequently can increase the capacitance.
エッチピットを高密度かつ均一に形成させ、このエッチピットを起点に深くかつトンネル内で結合が起こりにくくエッチングすることで確実に拡面率を高め、静電容量の更なる増大を図ることができる、エッチング特性に優れた電解コンデンサ電極用アルミニウム材等を提供する。 - 特許庁 - Since etching removal is carried out while the periphery region of the surface is covered entirely with the rinsing liquid, adhesion of the chemical to a side of the non-treatment region NTR2 and rinse defects can be prevented and the interface of the treatment region TR and the non-treatment region NTR2 is favorably formed in the periphery region of the surface.
このように表面周縁領域全体をリンス液で覆いながらエッチング除去を行っているので、非処理領域ＮＴＲ２側への薬液付着やリンス不良を防止することができ、表面周縁領域に処理領域とＴＲ非処理領域ＮＴＲ２の界面を良好に形成することができる。 - 特許庁 - And a process where the metal layer 2 is processed by a photoetching method, a process where a wiring part 8 is formed by a semi-additive method on the insulation layer 5 and a process where a resist image for processing the insulation layer 5 is formed and the insulation layer 5 is processed by wet etching according to the resist image are included in the method.
そして、金属層５をフォトエッチング法により加工する工程と、絶縁層５上にセミアディティブ法により配線部８を形成する工程と、絶縁層５を加工するためのレジスト画像を形成し、当該レジスト画像に従ってウェットエッチングにより絶縁層５を加工する工程を含む。 - 特許庁 - This dry etching apparatus comprises a vacuum container 2 with a treatment chamber 1 formed inside thereof, a substrate holding means 5 to hold a substrate S to be treated inside the treatment chamber 1, a substrate pushing-up means 8 which pushes up the substrate S held by the substrate holding means 5 from a back side thereof and separates the substrate from the substrate holding means 5.
処理室１が内部に形成された真空容器２と、処理室１内部において被処理基板Ｓを保持する基板保持手段５と、基板保持手段５によって保持された被処理基板Ｓをその裏面側から押し上げて基板保持手段５から分離させる基板押上手段８と、を備える。 - 特許庁 - To provide a chemically amplified positive resist composition for forming a pattern satisfying demands for high sensitivity, high resolution (for example, high resolving power, an excellent pattern profile and small line edge roughness (LER)) and good dry etching durability, and to provide a resist film, a resist-coated mask blank, a resist pattern forming method and a photomask using the composition.
高感度、高解像性（例えば、高い解像力、優れたパターン形状、小さいラインエッジラフネス（ＬＥＲ））、及び、良好なドライエッチング耐性を同時に満足したパターンを形成できる化学増幅型ポジ型レジスト組成物、並びに、それを用いたレジスト膜、レジスト塗布マスクブランクス、レジストパターン形成方法、及びフォトマスクを提供する。 - 特許庁 - The upper surfaces of lower layer wirings 33 and 34 in a peripheral circuit B are covered with the same material as at least the base metal layer 26a of a pin layer 26 comprising a TMR device 10, so that the lower layer wirings 33 and 34 can be protected during etching when the device is divided, and they are hard to be exposed.
ＴＭＲ素子１０を構成するピン層２６の少なくとも下地金属層２６ａと同じ構成材料によって、周辺回路部Ｂの下層配線３３、３４の上面を覆っているので、素子分割時のエッチングの際に下層配線３３、３４が保護され、下層配線３３、３４が露出されることもない。 - 特許庁 - This metallic surface treating composition contains (A) a hydrazine derivative, (B) phosphate and (C) acid capable of etching a metallic surface, and, in the surface treating method for metal, the metallic surface treating composition is applied in such a manner that dry film weight is controlled to 0.05 to 3.0 g/m2, and drying is executed.
（Ａ）ヒドラジン誘導体、（Ｂ）リン酸塩及び（Ｂ）金属表面をエッチングできる酸を含有することを特徴とする金属表面処理組成物、及び該金属表面処理組成物を、乾燥皮膜重量が０．０５〜３．０ｇ／ｍ^2となるように塗布し乾燥させることを特徴とする金属の表面処理方法。 - 特許庁 - To provide photosensitive resist ink which is used for forming a resist pattern by a direct resist drawing method and has sufficiently high resist pattern curing speed, etching resistance, peelability, etc., and with which the manufacturing yield and manufacturing time of a conductor pattern can be improved; and to provide methods of manufacturing resist pattern, conductor pattern, and printed wiring board.
レジスト直描方式を用いたレジストパターンの形成に用いられるレジストインクにおいて、レジストパターンの硬化速度、耐エッチング性、剥離性等が十分で、導体パターンの製造歩留まりや製造所要時間が満足のいく、感光性レジストインクを提供し、レジストパターン、導体パターン、プリント配線板の製造方法を提供する。 - 特許庁 - The substrate with the recessing parts for the micro lenses is manufactured through a step to form a mask 6 consisting of a control film 61 and a mask film 62 on a surface of a glass substrate 5, a step to form openings 64 on the mask 6, a step to form the recessing parts on the glass substrate 5 with wet etching and a step to remove the mask 6.
マイクロレンズ用凹部付き基板は、ガラス基板５の表面にコントロール膜６１およびマスク膜６２で構成されるマスク６を形成する工程と、マスク６に開口６４を形成する工程と、ウエットエッチングによりガラス基板５上に凹部を形成する工程と、マスク６を除去する工程とを経ることにより製造される。 - 特許庁 - The abrasive sheet 11 is produced by forming the abrasive layer 13 in which the abrasive grains 14 are fixed with the resin binder 15, on the surface of a flexible substrate sheet 12 and then removing a surface region 15' of the abrasive layer 13 with plasma etching until parts of the abrasive grains 14 are exposed from the surface of the abrasive layer 12.
研磨材粒子１４を樹脂バインダー１５で固定した研磨層１３を可撓性の基板シート１２の表面に形成した後、この研磨層１３の表面樹脂１５′をプラズマエッチングにより除去し、研磨層１２の表面から研磨材粒子１４の一部を露出させることによって製造される研磨シート１１。 - 特許庁 - Furthermore, after forming a resist pattern on the piezoelectric substrate, the lower layer electrode film, the upper layer electrode film, and the coating electrode film are sequentially formed and an anisotropic dry etching is applied to the element 1 to etch only the upper side of the coating electrode film and then the resist is exfoliated to obtain an electrode structure where the coated electrode film is formed on the side faces only.
また、圧電基板にレジストパターンを形成した後、下層電極膜、上層電極膜、被覆電極膜を順に形成し、次いで、異方性ドライエッチングによって、被覆電極膜の上面のみをエッチングし、その後、レジストを剥離して、側面部のみに被覆電極膜が形成された電極構造を得る。 - 特許庁 - A method of manufacturing the semiconductor device comprises: forming the insulating film on a first conductor film; and forming a recess in an upper part of the insulating film exposed in an opening of a mask film and sticking reaction products on a lower part of a side wall part of the mask film through anisotropic etching using the mask film having the opening for exposing the insulating film.
半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。 - 特許庁 - The waste copper etching solution and the waste resist solution, both of which are discharged from the printed circuit board, are simultaneously treated by adjusting both of the waste solutions to a pH of 8-13 in the presence of a rare earth element compound, sedimenting and separating copper as a hardly soluble substance while sedimenting and separating an organic substance in raw water.
プリント基板から排出される銅エッチング廃液とレジスト廃液を希土類化合物の共存下で、ｐＨを８〜１３に調整することによって、該銅を難溶性物質として沈殿分離させること及び該原水中の有機物を沈殿分離させる銅エッチング廃液とレジスト廃液の同時処理方法。 - 特許庁 - The surface treatment method includes a process for treating the surface of a resin pattern formed on a substrate or an etched pattern formed on the substrate by etching with a surface treatment liquid containing a silylation agent and a solvent, and a process for cleaning the resin pattern obtained after treatment by the surface treatment liquid, or the etched pattern.
本発明に係る表面処理方法は、基板上に設けられた樹脂パターン、又はエッチングにより基板に形成された被エッチングパターンの表面を、シリル化剤及び溶剤を含有する表面処理液で処理する工程と、表面処理液による処理後の樹脂パターン又は被エッチングパターンを洗浄する工程と、を含む。 - 特許庁 - In the transparent electrode layer etching step, a laser beam is emitted so that the length of a line irradiated with the laser beam in the neighboring region before removing the photoelectric conversion unit may exceed the end of a power generation region as a region where power is extracted at the time of power generation, and may be ≤10 mm.
前記透明電極層エッチング工程において、前記光電変換ユニットを除去する前の前記周囲領域内でレーザーが照射されるラインの長さが、発電時に電力の取り出される領域である発電領域の端部を越え、且つ、１０ｍｍ以下となるように、レーザーを照射する。 - 特許庁 - When a wiring trench 113 or a wiring trench and a connection hole are formed in an insulating film, in a forming process of a multilayer wiring having a metal wiring of copper or copper alloy, an edge cut region formed in a photoresist 105 for etching an upper layer insulating film 104 is shifted to the outer side of the insulating film 104.
銅又は銅合金の金属配線を有する多層配線の形成工程において、絶縁膜に配線溝１１３もしくは配線溝及び接続孔をエッチング形成する際に、上層の絶縁膜１０４のエッチング用のフォトレジスト１０５に形成されたエッジカット領域を絶縁膜１０４の外側にずらす。 - 特許庁 - While an anti-reflection film 9 and a resist pattern 10 are formed on the second interlayer dielectric 8, a capacitor hole 11 is formed between the surface of the second interlayer dielectric 8 and a position-controlled bottom face 11a in the first interlayer dielectric 5 through the stopper film 7 by dry etching process using the resist pattern 10 as a mask.
第２の層間絶縁膜８上に反射防止膜９とレジストパターン１０を形成し、このレジストパターン１０をマスクとしたドライエッチングにより第２の層間絶縁膜８の表面からストップ膜７を貫通して第１の層間絶縁膜５内に、底面１１ａの位置が制御されたキャパシタホール１１を形成する。 - 特許庁 - To solve problems that the operation efficiency of a conventional multi-chamber system is low because the system uses a plurality of chambers for etching-only chambers or ashing-only chambers, requires much time for one processing of long processing time and makes the other processing of short processing time waiting for the end of the processing of the longer processing time.
従来のマルチチャンバシステムは例えば複数のチャンバがエッチング専用チャンバまたはアッシング専用チャンバとして運用されているため、処理時間が長いいずれか一方の処理に時間が掛かり、処理時間の短い方が長い方の処理が終わるのを待つことになり、マルチチャンバシステムの運用効率が悪い。 - 特許庁 - In a manufacturing method of the ring-shaped glass substrate for magnetic recording medium, an end face is formed by etching when machining a glass material plate into the glass substrate 11 on a disk, thus obtaining the glass substrate for magnetic recording medium without any flaws on an outer-periphery end face 13 and an inner-periphery end face 14.
円環状の磁気記録媒体用ガラス基板の製造方法において、ガラス素板をディスク上のガラス基板１１に加工する際に、端面形成をエッチングにより行うことにより、外周端面１３及び内周端面１４に傷のない磁気記録媒体用ガラス基板を得ることを特徴とする。 - 特許庁 - In the method for performing polishing of the side peripheral surfaces of the glass disks 10 by bringing the side peripheral surfaces 12 and 14 of a glass disk layered body 1 wherein glass disks 10 and adhesive resin layers 20 are alternately layered into contact with an etching liquid, the glass disks 10 are etched after the adhesive resin layers 20 are previously etched.
ガラスディスク１０と接着樹脂層２０とが交互に積層されたガラスディスク積層体１の側周面１２，１４がエッチング液に接することによってガラスディスク１０の側周面を研磨加工する方法であって、接着樹脂層２０を予めエッチングした上で、ガラスディスク１０をエッチングする。 - 特許庁 - To provide a polymer which has dry etching resistance, is high in sensitivity, resolution and light transmittance, when used for resist compositions for DUV excimer laser lithography or the like, has small line edge roughness of resist patterns and can resist to thin resist films, to provide a resist composition, and to provide a method for producing a substrate on which a resist pattern is formed.
ＤＵＶエキシマレーザーリソグラフィー等のレジスト組成物に用いた場合に、高感度、高解像度であり、光線透過率が高く、レジストパターンのラインエッジラフネスが小さく、レジスト膜の薄膜化に耐えることができるドライエッチング耐性を有する重合体、レジスト組成物及びパターンが形成された基板の製造方法を提供する。 - 特許庁 - To provide a metal transfer plate usable for producing a multi-layered printed wiring board which solves problems wherein large damage is given to a copper wiring pattern in a final soft etching process and inter-line insulation reliability is low since unwanted base copper layer between the copper wiring patterns can not be completely removed.
最後のソフトエッチング工程では銅配線パターンに強いダメージを与え、しかも銅配線パターン間の不要となった下地銅層を完全に除去できず、線間絶縁信頼性が低かったという問題を解決できる多層プリント配線板の製造に用いることのできる金属転写板を提供する。 - 特許庁 - To provide a resist material for manufacturing a substrate having a nanoscale rugged structure by patterning a resin composition applied to the surface of a substrate to be processed by a nanoimprinting method to form a resin layer having a rugged structure and then processing the substrate by a dry etching method using the resin layer as a resist.
被加工基材上に塗布した樹脂組成物をナノインプリント法にてパターニングを行い、凹凸構造を有する樹脂層を形成し、この樹脂層をレジストとしてドライエッチング法にて加工することによりナノスケールの凹凸構造を有する基材を製造するためのレジスト材料を提供すること。 - 特許庁 - An integrated circuit element is formed by applying and baking the resist underlay film forming composition on a semiconductor substrate to form a resist underlay film, coating the resist underlay film with a photoresist, exposing and developing the substrate coated with the resist underlay film and the photoresist, and performing dry etching to transfer an image onto the substrate.
レジスト下層膜形成組成物を半導体基板上に塗布し焼成してレジスト下層膜を形成し、該レジスト下層膜上にフォトレジストを被覆し、このレジスト下層膜とフォトレジストを被覆した基板を露光し、現像し、ドライエッチングにより基板上に画像を転写して集積回路素子を形成する。 - 特許庁 - On top faces of copper wirings are provided diffusion barriers made of a material selected among silicon nitride, silicon carbide, aluminum nitride, aluminum carbide and titanium carbide, an etch stopper film and an insulation film are provided on the diffusion barriers, and the etching selectivity of the etch stopper film to the insulation film is set to 10 or more, thereby attaining the purpose.
銅配線の上面にシリコン窒化物、シリコン炭化物、アルミニウム窒化物、アルミニウム炭化物、チタン炭化物から選ばれる拡散バリアを設け、この拡散バリア上にエッチストッパ膜と絶縁膜を設け、この絶縁膜に対するエッチストッパ膜のエッチ選択比を１０以上とすることにより達成される。 - 特許庁 - When the polycrystalline silicon is etched to the depth of 15 μm with regard to the cross section using a mixed acid solution containing an aqueous solution of 50% hydrogen fluoride and an aqueous solution of 70% nitric acid in the ratio of 1:50, the etching depth at the boundary between the seed crystal part and the precipitated silicon part is at most 200 μm.
その多結晶シリコンの横断面に対して、５０％フッ化水素水溶液と７０％硝酸水溶液との比率が１：５０の混酸溶液により１５μｍのエッチング処理を行ったとき、種芯部分と析出シリコン部分との境界部分におけるエッチング深さが２００μｍ以下となる。 - 特許庁 - Shallow grooves for injecting an adhesive 5, having a depth of several tens micrometers are formed at 12 spots at every 30° at the outer periphery part of the base part 1a of the mirror 1 by grinding and etching, and the groove 5 is provided with an injection port for pressuring and injecting an adhesive and a suction port for vacuum sucking the adhesive.
また、主鏡１のベース部１ａの外周部には３０゜毎に１２個所に深さが数１０μｍの浅い接着剤注入用溝５が研削及びエッチングにより形成され、溝５には接着剤を加圧して注入するための注入口と、接着剤を真空吸引するための吸引口が設けられている。 - 特許庁 - To provide a method of chipping, a semiconductor wafer in which a thin part is formed by plasma etching and it is difficult to apply a dicing method for the chipping, wherein there is a low possibility that a wafer is damaged in handling, it is unnecessary to increase a production process and the number of semiconductor devices to be taken can be increased.
プラズマエッチングによって肉薄部を形成されてチップ化にダイシング法を適用することが困難な半導体ウェハをチップ化する方法であって、取扱い時にウェハを破損する可能性が低く、製造工程を増やす必要がなく、且つ半導体デバイスの取れ個数をより多くできる方法を提供する。 - 特許庁 - The method comprises the steps of: cleaning an etching residue of the workpiece remaining on the etched pattern with a first chemical liquid; rinsing the workpiece subjected to cleaning with the first chemical liquid with a rinse liquid; and applying an application liquid designed to form an insulating film to the workpiece subjected to rinsing.
前記被加工物のエッチング加工された前記パターン間のエッチング残渣を第１の薬液により洗浄する工程と、前記第１の薬液による洗浄の後前記被加工物をリンス液でリンスする工程と、前記リンスの後前記被加工物に絶縁膜形成用の塗布液を塗布する工程とを備える。 - 特許庁 - A semiconductor device has a structure comprising a first and second layer insulation films 9, 10 using oxide films between a charge storing lower electrode (P-doped polysilicon) 14 and a diffused layer region 2 and a nitride film 11 to be a wet etching stop layer laminated on the second layer insulation film 10 being an upper layer.
半導体装置は、電荷蓄積用下部電極（リンドープポリシリコン）１４と、拡散層領域２との間の層間膜である第１層間膜９、第２層間膜１０に酸化膜を用い、上層の第２層間膜１０上に、ウエットエッチングストップ層となる窒化膜１１が積層された構造を有するものである。 - 特許庁 - To provide a highly practical negative photoresist suitable for lithography using light of ≤220 nm such as ArF excimer laser light as exposure light and having resistance to pattern deformation due to swelling and adhesion to a substrate (a fine pattern is less liable to peel off a substrate) in addition to dry etching resistance and high resolution.
ＡｒＦエキシマレーザ光等の２２０ｎｍ以下の光を露光光に用いたリソグラフィ用として好適に用いられる、ドライエッチング耐性、高解像性に加え、膨潤によるパターン変形及び基板密着性（微細なパターンが基板から剥がれにくい）を兼ね備えた実用性が高いネガ型フォトレジストを提供する。 - 特許庁 - To provide a semiconductor device and a method for its manufacturing by which no bowing is formed at the cross section of a via hole formed in the organic low-permittivity film, no lack of edges of an insulating film containing silicon used as an etching mask of the organic low-permittivity is generated and an organic low-permittivity film can be accurately etched.
有機低誘電率膜に形成するビアホールの断面がボーイング形状になったり、有機低誘電率膜のエッチングマスクとして用いるシリコン含有絶縁膜が肩落ちすることがなく、有機低誘電率膜を精度よくエッチングすることができる半導体装置及びその製造方法の提供。 - 特許庁 - To provide a thin wafer manufacturing method of simultaneously establishing grinding resistance in reverse-surface grinding of a wafer, high temperature heat resistance for heat applied during the process that followed, chemical resistance during plating or etching, smooth peeling of the processed wafer from a support substrate, and excellent removability of adhesive layer residue on a wafer surface after the peeling.
ウエハの裏面研削時の耐研削抵抗、その後のプロセス中にかかる熱に対する高温耐熱性、めっき又はエッチング時の耐薬品性、加工後のウエハの、支持基板からのスムースな剥離、剥離後のウエハ表面の接着層残渣の優れた除去性を同時に成立させる、薄化ウエハの製造方法を提供する。 - 特許庁 - To provide a positive photoresist composition which gives a resist pattern having high sensitivity and high resolution as ≤0.15 μm and having a square cross section in the production of a semiconductor device and to provide a positive photoresist composition showing small dimensional shift when a pattern is transferred to a lower layer in an oxygen plasma etching process of a two-layer resist method.
半導体デバイスの製造において高感度且つ0.15μｍ以下の高解像力を有し、矩形形状を有するレジストパターンを与えるポジ型フォトレジスト組成物、２層レジスト法において酸素プラズマエッチング工程での下層へのパターン転写の際に寸法シフトが小さいポジ型フォトレジスト組成物を提供する。 - 特許庁 - The piezoelectric islands can be formed, in a part of the steps, by forming cuts (145) into a thick layer of a piezoelectric material, temporarily bonding it to a handle substrate, attaching the cut piezoelectric layer (107) to the body (200) having etching formation structures, and grinding the piezoelectric layer to a thickness that is smaller than depths of the cuts (140).
圧電アイランドは、工程の一部として、圧電材料の厚いレイヤにカット（１４５）を形成し、それを取り扱い基板に一時的に結合し、カットされた圧電レイヤ（１０７）をエッチング形成構造を持つ前記ボディ（２００）に取り付け、圧電レイヤをカット（１４０）の深さより薄い厚さに研磨することによって形成することができる。 - 特許庁 - Since the dummy patterns are formed in the peripheral area, the film thickness of the interlayer insulating film 5 can be made almost equal in the areas on which the poly-Si layers 4a are formed and the peripheral areas and respective contact holes 5a can arrive at respective diffusion layers 2 in both areas within almost the same etching time.
このように、周辺領域にダミーパターンを形成することで、層間絶縁膜５の膜厚をＰｏｌｙ−Ｓｉ層４ａが形成された領域と周辺領域とでほぼ同等とすることができ、いずれの領域についてもほぼ同じエッチング時間で各コンタクトホール５ａが各拡散層２に到達するようにできる。 - 特許庁 - The method of manufacturing the members having the antireflection function includes a step of spraying an etching solution to a surface of a substrate having a metallic layer on at least a surface thereof to form an etched layer on the surface of the substrate and a step of transferring a fine rugged structure of the etched layer formed on the substrate, to a surface of a resin material.
少なくとも表面が金属層をなす基板の表面にエッチング液を吹き付けて該基板の表面にエッチング層を形成する工程と、該基板上に形成された該エッチング層の微細凹凸構造を樹脂材料の表面に転写する工程とを含む反射防止機能を有する部材の製造方法である。 - 特許庁 - In a color selection electrode 100 made of the steel plate, from which tensile stress areas 22a, 22b are eliminated by etching in this way, a difference between the tensile stress area on the surface side (fluorescent screen side) and that on the back face side (electron gun side) is eliminated, so that a balance of residual stress is not lost.
このように引張応力領域２２ａ，２２ｂをエッチングにより取り除いた後の鋼板を用いて作製した色選別電極１００は表面側（蛍光面側）の引張応力領域と裏面側（電子銃側）の引張応力領域の差がなくなり、残留応力のバランスがくずれることがない。 - 特許庁 - The device and manufacturing method of the device, wherein a first conductive layer contacting a semiconductor area is formed, an insulating layer is formed on the first conductive layer in a coating process, a mask pattern is formed by radiating a laser beam to a part of the insulating layer, etching is performed with the mask pattern as a mask to form a divided first conductive layer.
本発明は、半導体領域に接する第１の導電層を形成し、第１の導電層上に絶縁層を塗布法により形成し、絶縁層の一部にレーザ光を照射してマスクパターンを形成し、前記マスクパターンをマスクとしてエッチングして、分割された第１の導電層を形成することを特徴とする。 - 特許庁 - The method for manufacturing the semiconductor device comprises a process wherein a silicon oxide film 5 is formed on a semiconductor substrate 1; a process wherein a tantalum oxide film 6 is formed on the silicon oxide film 5; and a process wherein by applying IC source power by using gas containing F and etching gas containing O_2 by an IE method, the tantalum oxide film 6 is selectively processed.
半導体基板１上にシリコン酸化膜５を形成する工程と、このシリコン酸化膜５上に酸化タンタル膜６を形成する工程と、ＲＩＥ法により、Ｆを含むガス及びＯ_２を含有するエッチングガスを用い、ＩＣＰソースパワーを印加して、前記酸化タンタル膜６を選択的に加工する工程とを具備する。 - 特許庁 - The fabrication of the sidewall contacts by remaining the dummy stack D, providing the trenches G between the stacks H, and the first electrode SE filled in the trenches can reduce the probability of the occurrence of defects in the bottoms of the trenches during etching of the stacks H, thereby reducing reverse leakage current.
このように、ダミー積層体Ｄを残存させ、積層体Ｈとの間に溝Ｇを設け、溝内部に充填された第１電極ＳＥによって、側壁コンタクトを実現したので、積層体Ｈをエッチングする際の欠陥が溝底部に発生する確率を低減でき、逆リーク電流を低減することができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
