「etching」を含む例文一覧(19972)
＜前へ 1 2 .... 377 378 379 380 381 382 383 384 385 .... 399 400 次へ＞- Then, the high- melting-point metal layer 63 is removed therefrom with etching while leaving part thereof instead of complete removal, to form such a contact surface that there is a roughness even on the surface of the contact metal layer 62 and the part of the high-melting-point metal layer 63 exists near the tops of protruded portions.
次に高融点金属層６３をエッチング法を用いて高融点金属層６３を完全に除去せずに一部を残すように除去すると、接点金属層６２の表面にも凹凸があり、その凸部の頂点近傍に高融点金属層６３の一部が存在するような接点表面が形成される。 - 特許庁 - A lower silicon oxide film, at upper silicon oxide film, and a silicon nitride film sandwiched between are formed on an SOG film, and a contact hole is formed, while limiting the enlarged opening thereof, in the upper silicon oxide film using the silicon nitride film as an etching stopper, thus preventing enlarged opening from spreading up to the SOG film.
ＳＯＧ膜上に、下側シリコン酸化膜、上側シリコン酸化膜、これらのシリコン酸化膜の間のシリコン窒化膜を形成し、このシリコン窒化膜をエッチングストッパとして上側シリコン酸化膜に接続孔の拡大開口を限定して形成することにより、拡大開口がＳＯＧ膜にまで形成されるのを防止する。 - 特許庁 - In this thermopile 1 having a silicon substrate and an insulating film 3 laminated on the surface of the silicon substrate, a hollow part is provided by etching and removing the back center of the silicon substrate, and thereby a membrane 5 formed in a rectangular shape in a plan view is provided, and the periphery of the membrane 5 is formed as a heat sink.
サーモパイル１は、シリコン基板と、シリコン基板の表面に積層された絶縁膜３とを有し、シリコン基板の裏面中央をエッチングにより除去して空洞部を設けることで、平面視の形状が四角形に形成されたメンブレン５を設けるとともに、このメンブレン５の周部をヒートシンクとしてある。 - 特許庁 - In the package for a piezoelectric vibration device where a ceramic substrate 1 having a recessed part to contain the piezoelectric vibration element and a dam at its outer circumference and a crystal cover 2 corresponding to the dam are air-tightly joined with low melting point glass G, uniform etching processing is applied to the entire face of the crystal plate cover.
圧電振動素子を収納する凹部を有し、外周に堤部を有するセラミック基体１と、当該堤部に対応した水晶板の蓋２とを、低融点ガラスＧにより気密的に接合してなる圧電振動デバイス用パッケージであって、前記水晶板の蓋の全面に均一なエッチング処理が施されてなる。 - 特許庁 - This method comprises a step for forming a low dielectric constant insulating film 5 on a semiconductor substrate 1, a step for forming a resist pattern 6 on the low dielectric constant insulating film, a step for etching the low dielectric constant insulating film 5 with the resist pattern as a mask, and a step for peeling the resist pattern 6 by plasma treatment with ammonium ions.
半導体基板１上に低誘電率絶縁膜５を形成する工程と、低誘電率絶縁膜上にレジストパターン６を形成する工程と、レジストパターンをマスクとして低誘電率絶縁膜をエッチングする工程と、アンモニウムイオンによるプラズマ処理によってレジストパターン６を剥離する工程と、を備えている。 - 特許庁 - The semiconductor device comprises a control gate electrode, having a first layer made of polycrystalline silicon, the first layer is formed by etching back a first film of polycrystalline silicon containing impurity to reduce the thickness of the film, and the first layer holds an impurity activity ratio in the first film.
多結晶シリコンからなる第１の層を有する制御ゲート電極を備え、前記第１の層は、不純物を含んだ多結晶シリコンからなる第１の膜をエッチバックしてその膜厚を減らしたものであって、前記第１の膜の不純物活性化率を保持していることを特徴とする半導体装置が提供される。 - 特許庁 - At that time, the inner peripheral part of an opening 17B in the light-shielding film 17 is not formed by etching, so that an underlying protective film is not required, the spacing between the lower surface of the light-shielding film 17 and the semiconductor substrate 11 can be reduced, as compared with conventional examples, and obliquely incident light causing a smear can be suppressed.
この際、遮光膜１７の開口部１７Ｂの内周部をエッチングにより形成しないため、下地の保護膜が不要となり、遮光膜１７の下面部と半導体基板１１との間隔が従来例に比べて短縮でき、スミアの原因となる斜めの光の入射を抑えることが可能となる。 - 特許庁 - Using the etching mask pattern on the second mask structure as a mask, a first mask pattern is formed by including the side wall spacer 350A so that a void is formed in-between in the first region A, and a second mask pattern is formed by including the side wall spacers 350B, 350C so that the second mask structure is present in-between in the second region B.
第２マスク構造物上にあるエッチングマスクパターンをマスクとして第１領域Ａで間にボイドが形成されるように側壁スペーサ３５０Ａを含む第１マスクパターンと、第２領域Ｂで間に第２マスク構造物が介在するように側壁スペーサ３５０Ｂ、３５０Ｃを含む第２マスクパターンを形成する。 - 特許庁 - The upper surface 10 side of the substrate 1 is polished at the same time when etching it by a mechanical polishing method, so that the part of the sheet metal layer 4 and the metal plating layer 5 which is formed on the upper surface 10 of the substrate 1 is polished and removed, resulting in forming through-hole electrodes 3 and 3 in the through-holes 2 and 2 of the substrate 1.
その後、基板１の上面１０側を化学的機械的ポリッシング法によってエッチングと同時に研磨を行い、シートメタル層４及び金属めっき層５のうち基板１の上面１０に形成された部分を研磨除去し、スルーホール電極３，３を基板１のスルーホール２，２に形成する。 - 特許庁 - In this dry etching apparatus, an annular protruding member 50 is protruded in the periphery of an upper electrode 18 toward an lower electrode 20, which loads a substrate W to be processed, to form a stepped level difference (d) against the upper electrode 18 to strengthen the electric field around the peripheral part of the upper electrode 18, and to increase the plasma density.
このドライエッチング装置では、上部電極１８の周囲で環状突出部材５０が上部電極１８に対して被処理基板Ｗを載置する下部電極２０側へ突出して段差ｄを形成することで、上部電極１８の周辺部付近において電界が補強され、プラズマ密度が高められる。 - 特許庁 - This manufacturing method of a printed circuit substrate using an imprint method comprises a step for disposing a plating layer on an insulating layer on which a number of incised character patterns are formed by an imprint method and a step for etching-polishing a part of the plating layer to expose other surface of the insulating layer than that on which incised character patterns are formed.
インプリント法により多数の陰刻パターンが形成された絶縁層上にメッキ層を形成する段階と、前記メッキ層の一部を、前記多数の陰刻パターン以外の絶縁層の表面が露出されるようにエッチング研磨する段階とを含む、インプリント法を用いたプリント回路基板の製造方法を提供する。 - 特許庁 - The manufacturing method of the lead frames is provided for continuously forming the lead frame 26 by gradually unwinding a strip 11 wound around a reel 10, and the lead frame continuum 29 manufactured by the method is also provided, wherein dot groups 27 and 32 comprising recessed portions are formed by half-etching processing in a portion of each lead frame 26 or the lead frame group 31.
リール１０に巻かれた条材１１を徐々に解いてリードフレーム２６を連続的に製造するリードフレームの製造方法及びこの方法によって製造されたリードフレーム連続体２９であって、各リードフレーム２６又はリードフレーム群３１の一部に、ハーフエッチング加工によって凹部からなるドット群２７、３２を形成した。 - 特許庁 - Vertical groove shields 11a and lateral groove shields 11b are formed by irradiating a photosensitive glass 1 with ultraviolet rays with a mask by an ultraviolet-ray mask exposure method, processing the glass, etching it with an acid, making grooves shaped like a lattice in the direction of the incidence of X rays and filling and encapsulating the powder of heavy metal like tungsten into the grooves.
感光性ガラス１に紫外線マスク露光法によりマスクを用いて紫外光を照射し、現像処理し、酸でエッチングして、格子状の溝をＸ線入射方向に形成し、その溝にタングステン等の重金属粉を充填封入し、縦溝遮蔽１１ａと横溝遮蔽１１ｂを形成する。 - 特許庁 - The diameters of all of the first core layer 31, the first clad layer 32 and the second clad layer 3 sharpened by chemical etching can be made longer than before because of the five-layered structure of the first core layer 31, the first clad layer 32, the second clad layer 33, the first support layer 34 and the second support layer 35.
第１のコア層３１、第１のクラッド層３２、第２のクラッド層３３、第１のサポート層３４及び第２のサポート層３５の５層構造となっているので、化学エッチングで先鋭化された第１のコア層３１、第１のクラッド層３２、第２のクラッド層３３の直径を従来よりも大きくすることができる。 - 特許庁 - In order to express the adhesion of the plated layer, since the fiber treated with the coating agent in advance is used, in the gold coated fiber or the structure thereof, the surface of the fiber and the gold coated layer adhere to each other through a coated layer and the strength retention of the fiber is high, because the method does not include the etching step.
めっき層の密着性を発現させるために、あらかじめ被覆剤で処理した繊維を用いるため、金めっきされた繊維またはその構造体は、繊維の表面と金めっき層が繊維の被覆層を介して密着しており、エッチング工程を持たないため繊維の強度保持率が高い。 - 特許庁 - A photoresist layer 12 is selectively formed on an SiO_2 film 11a covering edges of trench insulating films 7a, 7b which are adjacent to a high breakdown voltage MOS transistor forming region R1 and a capacitor forming region R4, and the SiO_2 film 11 is removed by etching using this photoresist layer 12 as a mask.
高耐圧ＭＯＳトランジスタ形成領域Ｒ１及びキャパシタ形成領域Ｒ４に隣接したトレンチ絶縁膜７ａ，７ｂのエッジを覆うＳｉＯ_２膜１１ａの部分上にホトレジスト層１２を選択的に形成し、このホトレジスト層１２をマスクとして、ＳｉＯ_２膜１１をエッチングにより除去する。 - 特許庁 - A first cleaning liquid which has a relatively weak etching power against the insulating film 15 and a second cleaning liquid which has a relatively strong power against the insulating film 15 are successively used, by which reaction products 18 deposited on the wall surface and base of the viahole 17 are removed, and then the inside of the viahole 17 is rinsed with wafer.
絶縁膜１５に対するエッチング力が相対的に弱い第１の洗浄液、及び絶縁膜１５に対するエッチング力が相対的に強い第２の洗浄液を順次用いることにより、ビアホール１７の壁面又は底面等に付着した反応生成物１８を除去した後、ビアホール１７の内部を水洗する。 - 特許庁 - To provide a recycling method of continuously and effectively peeling nickel from the scrap of copper or a copper alloy plated with nickel without using an expensive peeling liquid having the short life or also without etching the copper or copper alloy after the peeling operation, and using the scrap of the copper or copper alloy from which a plated nickel film has been peeled, as a raw material for producing copper or a copper alloy.
高価で寿命の短い剥離液を使用せず、剥離後のエッチングもすることなく、連続して効率良く、ニッケルめっきが施された銅又は銅合金屑からニッケルを剥離し、ニッケルめっきが剥離された銅又は銅合金屑を銅又は銅合金の製造用原料として使用する。 - 特許庁 - Also, a contact hole 8 is formed in a first interlayer insulating film 4, and the high melting point metal silicide is accumulated on the whole face, and the patterning of the high melting point metal silicide is carried out without operating etching- back, and metallic wirings including the bit lines 12 are formed so that a manufacturing process can be shortened in time.
また、第１層間絶縁膜４にコンタクト孔８を形成し高融点金属シリサイドを全面に堆積させた後にエッチバックを行うことなく、そのまま高融点金属シリサイドのパタ−ニングを行い、ビット線１０を含む金属配線を形成しているので製造工程を短縮できる。 - 特許庁 - Characteristically, a water-repellent treatment layer 4 is provided by applying water-repellent treatment to one side of a base material 2 which is composed of a transparent polymeric material; a thin film 3 of an inorganic compound is formed on the other side of the base material; and the water-repellent treatment is performed by using plasma, particularly in a reactive ion etching mode, in fluorine gas.
透明性を有する高分子材料からなる基材２の一方の面に撥水処理を施し撥水処理層４を設け、その基材の反対面に無機化合物の薄膜３を形成してなり、前記撥水処理がフッ素ガス中でブラズマ、特にリアクティブイオンエッチングモードのプラズマを用いて行われたことを特徴とする。 - 特許庁 - A wiring groove is provided to the BCB films 6 and 8, and the ALCAPTM 7 of the interlayer insulating film of laminated structure, a connection hole is provided from the bottom of the wiring groove and penetrating through the ALCAPTM 5 and the BCB film 4 functioning as an etching stopper for the connection hole, and an upper dual damascene wiring 9 and upper damascene wiring 9a are formed.
このような積層構造の層間絶縁膜に対して、配線溝がＢＣＢ膜６，８とＡＬＣＡＰ^TM７に形成され、この配線溝底からＡＬＣＡＰ^TM５と接続孔のエッチングストッパーであるＢＣＢ膜４を貫く接続孔が形成され、上層デュアルダマシン配線９、上層ダマシン配線９ａが形成される。 - 特許庁 - An SOI substrate having a three-layer structure of the conductive silicon layer/silicon oxide layer/conductive silicon layer is prepared, and inductive coupling type plasma etching for removing selectively only silicon from the upper layer is performed, and L-shaped slits S1-S4 are carved, thereby to separate the substrate into a cross-shaped member 120 and fixed members 121-124.
導電性シリコン層／酸化シリコン層／導電性シリコン層の３層構造をもったＳＯＩ基板を用意し、上層からシリコンのみ選択除去可能な誘導結合型プラズマエッチングを行い、Ｌ字形スリットＳ１〜Ｓ４を掘り、十字形部材１２０と固定部材１２１〜１２４とに分離する。 - 特許庁 - When a two-layer transfer gate electrode is formed, a preliminary gate electrode 104 is formed on a gate insulating film composed of polysilicon, a polysilicon film 105 is formed on the preliminary gate electrode 104, and then a first gate electrode having a large curvature of radius at an upper corner is formed by etching.
２層転送ゲート電極を形成するに際して、先ず、多結晶シリコンからなるゲート絶縁膜上に予備ゲート電極１０４を形成し、更に、当該予備ゲート電極１０４上に多結晶シリコン膜１０５を形成、エッチングすることによって、上側角部の曲率半径が大きい第１ゲート電極を形成する。 - 特許庁 - To provide a method for manufacturing a semiconductor device for improving operating characteristics and process yield by preventing generation of an etching residue or a damage of a semiconductor substrate and preventing an oxidation of a tungsten layer by a high temperature step such as an ion implantion for forming an LDD region and a source/drain regions.
食刻残留物が発生するか又は半導体基板が損傷されることを防止し、LDD領域及びソース／ドレイン領域を形成するためのイオン注入工程等の高温工程により前記タングステン層が酸化する現象を防止し、素子の動作特性及び工程収率を向上させる技術を提供する。 - 特許庁 - A semiconductor substrate 1 is formed with a plurality of semiconductor devices 2 having the diaphragm structure in a matrix in an array of rows and columns; and among orthogonal division lines 4 which individually divide the respective semiconductor devices 2, only row or column parallel division lines 4 are formed with continuous V shaped grooves 3 by anisotropic etching.
半導体基板１には、縦方向および横方向に桝目状に、ダイアフラム構造を有する複数の半導体デバイス２が形成され、各半導体デバイス２を個々に分割する直交する分割ライン４のうち、一方の平行する分割ライン４上のみに連続して、異方性エッチングによりＶ溝３が形成されている。 - 特許庁 - To prevent the electrical shortings of a film containing a magnetic material, in the plasma processing of the film containing the magnetic material after the etching thereof, by exposing the film containing the magnetic material into a plasma atmosphere of a gas mixture containing hydrogen or into a plasma atmosphere of a gas mixture containing at least one kind of gas containing hydrogen.
磁性体材料を含む膜のエッチング後のプラズマ処理を、水素を含む混合ガスのプラズマ雰囲気中もしくは水素を含む少なくとも一種類のガスを含む混合ガスのプラズマ雰囲気中に磁性体材料を含む膜をさらすことで、磁性体材料を含む膜の電気的ショートを防止することを可能とする。 - 特許庁 - The micro-corner cube array 10 is produced by a process for preparing single crystal substrates 1 and 4 which consist of a cubic system crystal and have a surface being substantially in parallel with the (111) surface of the crystal and a process for performing an anisotropic etching processing concerning the surfaces of the single crystal substrates 1 and 4.
マイクロコーナーキューブアレイ１０は、立方晶系の結晶からなる単結晶基板１，４であって結晶の｛１１１｝面と実質的に平行な表面を有する単結晶基板１，４を用意する工程と、この単結晶基板１，４の表面に対して異方性エッチング処理を行なう工程とによって作製される。 - 特許庁 - This three-dimensional mounting structure is formed, in such a way that recessed sections are formed on the surface of a silicon substrate through anisotropic etching or machining, and a semiconductor device and passive components are mounted on the substrate by arranging the device and parts in the recessed sections and forming circuit patterns above the device and components.
シリコン基板に対して、異方性エッチングまたは機械加工により表面に基板凹部を形成し、さらに該基板凹部に半導体装置や受動部品を配置し、さらにその上に回路パターンを形成し、半導体装置、受動部品の実装を行うことを特徴とする３次元実装構造を形成する。 - 特許庁 - In the pore machining method of the diamond, an oxide film 2 is formed on the diamond base material 1, and a part of the diamond base material is exposed by forming the pore 5 by irradiating a focused ion beam 3 on the oxide film 2, and the etching by plasma is performed on the exposed diamond base material 1.
ダイヤモンド基材１に酸化物被膜２を形成し、該酸化物被膜２に集束イオンビーム３の照射を行って孔５を形成して該ダイヤモンド基材１の一部を露出させ、露出させた該ダイヤモンド基材１にプラズマによるエッチングを行うことを特徴とする、ダイヤモンドの細孔加工方法である。 - 特許庁 - To provide a thermoacid generator for antireflective film formation, a composition for antireflective film formation, and an antireflective film using the composition, exhibiting excellent etching resistance characteristics and antireflective performance against short wavelength light (absorptivity for short wavelength light) and capable of suppressing generation of scum in an upper-layer photoresist film.
耐エッチング特性や、短波長光に対する反射防止能（短波長光の吸収能）が良好であり、さらに上層のホトレジスト膜におけるスカムの発生を抑制することができる、反射防止膜形成用熱酸発生剤、反射防止膜形成用組成物、およびこれを用いた反射防止膜の提供。 - 特許庁 - A first impurity is ion-implanted into the active region exposed by the lamination gate to form a source/drain region at a first concentration, a word line is used as a mask for etching to remove the exposed field oxide film, and the first insulating film on the word line is also removed or equally etched.
前記積層ゲートにより露出されたアクティブ領域に第１不純物をイオン注入して第１濃度のソース／ドレイン領域を形成し、ワードラインをエッチング用マスクとして用いて露出されたフィールド酸化膜を取り除くと共に、前記ワードライン上の第１絶縁をも取り除くか、均等にエッチングする。 - 特許庁 - To flatten a membrane that covers the upper part of a recess formed by etching on a surface of a semiconductor substrate for making a semiconductor device, by suppressing the dishing effect of a chemical-mechanical polishing (CMP) while maintaining the rules for the opening shape of the recess and freedom of wiring layout on the membrane.
半導体基板の一面側にエッチングにより形成された凹部の上をメンブレンで覆ってなる半導体装置において、凹部の開口形状の規定とメンブレン上の配線レイアウトの自由度を確保しつつ、化学的機械的研磨（ＣＭＰ）によるディッシングを抑制してメンブレンの平坦化を確保する。 - 特許庁 - A plug electrode extending from a semiconductor substrate to the upper surface of an interlayer insulation film is divided into a first plug electrode 5 and a second plug electrode 13 which are then connected by an LI layer 7a, and an LI layer 7b is laid under an alignment mark 15 and used as an etching stopper layer.
半導体基板から層間絶縁膜の上面に至るプラグ電極を第１プラグ電極５と第２プラグ電極１３とに分け、第１プラグ電極５と第２プラグ電極１３とをＬＩ層７ａで繋ぐと共に、ＬＩ層７ｂを合わせマーク１５の下に敷いてエッチングストッパ層として使用する。 - 特許庁 - The apparatus for etching includes: a substrate supporting pedestal (210) for supporting the substrate (220); a spray nozzle (230) for spraying the etchant (240) over the substrate (220); and a suction unit (250) disposed at an outer peripheral edge of the substrate supporting pedestal (210) so as to accelerate the flow of the etchant (240) and collecting the etchant (240).
本発明に係るエッチング装置は、基板（２２０）を支持する基板支持台（２１０）と、基板（２２０）にエッチング液（２４０）を噴射する噴射ノズル（２３０）と、エッチング液（２４０）の流れが促進されるように基板支持台（２１０）の外周縁に配置され、エッチング液（２４０）を回収する吸入器（２５０）と、を含むことを特徴とする。 - 特許庁 - In a semiconductor device where an MOSFET is formed in a semiconductor thin film (3), which is formed into a semiconductor substrate (1) via a buried insulation film (2), a heavily-doped region (22) for restraining etching of a source/drain region is provided near the surface of source/drain regions (3b), (3c) of the semiconductor thin film (3).
半導体基板(1)に埋込み絶縁膜(2)を介して形成された半導体薄膜(3)にＭＯＳＦＥＴを形成した半導体装置において、半導体薄膜(3)のソース・ドレイン領域(3b),(3c)の表面近傍にソース・ドレイン領域のエッチングを抑制するための高濃度不純物注入領域(22)が設けられている。 - 特許庁 - A splitting-groove resist-printing step for printing a resist for splitting grooves is provided between a development step and the wet-etching step in the photolithographic process for forming the thin-film resistance-member layer, so that the resist can cover a thin-film upper-electrode layer, resistance-member film-applied portions, and a photoresist, positioned within the splitting grooves.
薄膜抵抗体層を形成するフォトリソプロセス工程における現像工程とウェットエッチング工程との間に、分割溝内に位置する薄膜上面電極層、抵抗体着膜部、フォトレジストを覆うように分割溝用レジストを印刷する分割溝用レジスト印刷工程を設けたものである。 - 特許庁 - To provide a resist stripping liquid composition with which a resist residue remaining after dry etching or ashing in a wiring step of a semiconductor device such as an IC and an LSI or a liquid crystal panel device can be completely removed at a low temperature in a short time and influences with time are less such as increase in corrosion in an oxide film or a metal wiring material.
ＩＣやＬＳＩ等の半導体素子や液晶パネル素子の配線工程におけるドライエッチング、アッシング後に残存するレジスト残渣を低温、短時間で完全に除去でき、酸化膜や金属配線材料への腐食増大などの経時変化による影響の少ないレジスト剥離組成物を提供すること。 - 特許庁 - Impurities adhering to the surface of a silicon substrate 10 can be removed while the etching of a tungsten film 20 exposed on the surface of the substrate 10 is suppressed, when the substrate 10 is cleaned by dipping the substrate 10 in one or a plurality of liquid chemicals selected from among HF, HCl, and NH4OH, while the substrate 10 is completely covered with the tungsten film 20.
シリコン基板の表面がタングステン膜により完全に覆われた状態で、ＨＦ、ＨＣl、ＮＨ_4ＯＨの一薬液または複数の薬液にシリコン基板を浸漬して洗浄することにより、シリコン基板の表面に露出したタングステン膜のエッチングを抑制しつつ、シリコン基板に付着した不純物を除去できる。 - 特許庁 - The method includes a step of etching part of the semiconductor layer from between the source electrode 9 and the drain electrode 12, a step of performing He plasma treatment on the partially etched semiconductor layer from between the electrodes 9 and 12, and a step of performing H_2 plasma treatment on the semiconductor layer after the He plasma treatment.
そして、ソース電極９とドレイン電極１２との間から半導体層の一部をエッチングする工程と、ソース電極９とドレイン電極１２との間から一部をエッチングされた半導体層にＨｅプラズマ処理を施す工程と、Ｈｅプラズマ処理後に、半導体層にＨ_２プラズマ処理を施す工程とを備える。 - 特許庁 - The thin triaxial magnetic sensor comprises a flux gate-type magnetic sensor, X-axis and Y-axis magnetic sensors 11a and b equipped on a silicon substrate 10, and a z-axis magnetic sensor 11c equipped on a tilting area 12 formed by anisotropic etching on the silicon substrate.
フラックスゲート型の磁気センサーを用いて３軸磁気センサーを作製する場合に、シリコン基板１０上の平面上にＸ，Ｙ軸の磁気センサー１１ａ，ｂを配置し、シリコン基板１０の異方性エッチングにより形成した傾斜部１２にＺ軸の磁気センサー１１ｃを配置することで、薄型の３軸磁気センサーを作製する。 - 特許庁 - To provide semiconductor substrate cleaning solution capable of surely removing residues existing on a semiconductor substrate after dry etching and/or ashing at semiconductor production, and suppressing corrosion on a semiconductor substrate having a Low-k film deterioration layer, and the like, and to provide a semiconductor substrate cleaning method that uses the solution.
半導体製造におけるドライエッチング及び／又はアッシング後の半導体基板に存在する残渣を確実に除去できると共に、Ｌｏｗ−ｋ膜変質層等を有する半導体基板に対する腐食を抑制することができる半導体基板洗浄液、及びそれを用いた半導体基板の洗浄方法を提供する。 - 特許庁 - Then, the sidewall mask layer is removed, a first insulating film 23 is formed on the etching stopper film 21, a contact hole CH is bored to make the heavily- doped region exposed, second insulating films (24a and 25a) are formed on the inner wall of the contact hole CH, and an embedded electrode is formed inside the contact hole CH.
次に、サイドウォールマスク層を除去し、エッチングストッパ膜の上層に第１絶縁膜２３を形成し、高濃度不純物含有領域を露出させるコンタクトホールＣＨを開口し、コンタクトホールの内壁面上に第２絶縁膜（２４ａ，２５ａ）を形成し、コンタクトホール内に埋め込み電極を形成する。 - 特許庁 - The N well-ion-implantation is carried out in the region where the oxide film 120 is removed, and a second alignment key 220 is formed in the inside of the region key, which is provided by removing the oxide film 120, by etching using a P well mask, in a process where the N well is formed using a P well-ion-implantation mask.
前記酸化膜１２０が除去された領域にＮウェルイオン注入を実行し、Ｐウェルイオン注入マスクを利用してＮウェル形成工程時、前記酸化膜１２０除去により既設定された領域キーの内部にＰウェルマスクを利用したシリコンエッチングで第２整列キー２２０を形成する。 - 特許庁 - After a side wall protection film 22 is formed with a film having more difficulty in water penetration than the Low-k film, a side surface of the semiconductor device is protected with the side wall protection film 22 by exposing a metal pad 20 by etching back the side wall protection film 22, leaving this side wall protection film 22 formed at the side surface of the semiconductor device.
そして、上記Ｌow‐ｋ膜よりも水分の浸透し難い膜で全体に側壁保護膜２２を成膜した後、側壁保護膜２２をエッチバックして金属パッド２０を露出させると共に、半導体装置側面に成膜された側壁保護膜２２を残して、半導体装置側面を側壁保護膜２２で保護する。 - 特許庁 - There is provided plasma etching equipment in which a sprayed film is set to be a conductor, by attaching the sprayed film to the front surface of a wall with which plasma is in contact, such as the wall of a processing chamber and mixing a conductor with the material of the sprayed film in plasma processing equipment using a plasma process by use of halogen gas for manufacturing a semiconductor device.
半導体デバイスの作成に、ハロゲン系のガスによるプラズマプロセスを用いたプラズマ処理装置において、処理室内の壁等のプラズマが接触する壁の表面に溶射膜を付け、この溶射膜の材料に導体を混入することにより、溶射膜を導体としたことを特徴とするプラズマエッチング装置。 - 特許庁 - A buried layer 34 is formed through a process of applying material of low viscosity on the ferroelectric film 32 formed through an MOCVD method, then the whole surface of the buried layer 34 is subjected to anisotropic etching to remove projection tops on the surface of the ferroelectric film 32, and then the buried layer 34 left on the surface of the ferroelectric film 32 is removed.
ＭＯＣＶＤにより形成した強誘電体膜３２上に、低粘度の材料を塗布して埋め込み層３４を形成し、次いで、全面を異方性エッチングして強誘電体膜３２表面の凸部頂上を除去し、次いで、強誘電体膜３２表面に残存する埋め込み層３４を除去する。 - 特許庁 - The diffusion region 102 has: a bent part; a groove 105 formed by etching the substrate 101 along the diffusion region 102 at the outer side of the bent part of the diffusion region 102; and a buffer layer 1 (111) having a refractive index equal to or greater than that of the substrate 101 and provided at the upper part of the diffusion region 102.
この拡散領域１０２は、曲がり部を有し、拡散領域１０２の曲がり部の外側に、拡散領域１０２に沿って基板１０１を掘り下げて形成した溝１０５と、拡散領域１０２の上部に設けられ、基板１０１の屈折率以上の屈折率を有するバッファ層１（１１１）と、を備えてなる。 - 特許庁 - HF (hydrogen fluoride) gas is supplied to a wafer W having a thermal oxidation film 72, a BPSG (boron phosphorous silicate glass) film 75 and a deposit film 76 to etch the BPSG film 75 and the deposit film 76 selectively by hydrofluoric acid while residue 41 consisting of H_2SiF_6 generated upon the etching is decomposed into HF and SiF_4 through heating.
熱酸化膜７２、ＢＰＳＧ膜７５やデポ膜７６を有するウエハＷに向けてＨＦガスを供給して、ＢＰＳＧ膜７５やデポ膜７６をフッ酸により選択的にエッチングし、該エッチングの際に発生するＨ_２ＳｉＦ_６からなる残留物４１を加熱によってＨＦとＳｉＦ_４に分解する。 - 特許庁 - At a thin part of the recess-shaped processing part 211, U-shaped parts 212a and 212b which are cut from one side and the other side to the center of the member of the superconductive film 210 are formed by sputter etching using a converged ion beam to form opposite tips of the U-shaped parts 212a and 212b as a weak coupling part tm.
この凹形加工部２１１の薄い部分に一方側及び他方側から超電導膜２１０の部材の中心方向に向かって切り欠いたＵ字形状部２１２ａ，２１２ｂを集束イオンビームのスパッタエッチングで形成して、Ｕ字形状部２１２ａ，２１２ｂの対向する先端部を弱結合部ｔｍとして生成する。 - 特許庁 - Conventionally, processes for resist coating→exposure→the etching of the opening parts→anodizing treatment→the removal of a resist are required in order to form the spot like well for fixing the sample but, since one anodizing treatment process to the whole surface may be performed, this sample plate is advantageous from an aspect of a manufacturing process, a working time, and a process cost.
従来はサンプルを固着させるスポット状のウェルを形成するために、レジスト塗布→露光→開口部エッチング→アノーダイジング処理→レジスト除去などの工程が必要であったが、本発明では全面へのアノーダイジング処理１工程だけで済むため、作製工程や作業時間、製造コストの面で有利である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
