「inter-element」を含む例文一覧(295)
＜前へ 1 2 3 4 5 6 次へ＞- A capacitive element is formed on the surface of an inter-layer insulating film 101 formed on a semiconductor substrate 100.
半導体基板１００の上に形成された層間絶縁膜１０１の上に容量素子が形成されている。 - 特許庁 - The resistance element 104 detects a value of a detected current flowing from the auxiliary electrode 101a as inter-terminal voltage of the resistance element 104.
抵抗素子１０４は、補助電極１０１ａから流出する検出電流の値を、抵抗素子１０４の端子間電圧として検出する。 - 特許庁 - To provide a passive element, and a passive element integrated circuit device in which the characteristic fluctuation of an element or a circuit after manufacturing is prevented from occurring with an inexpensive and high performance thin film passive element formed on a main inter-layer insulating film with resin as main components or a thin film passive element integrated circuit.
樹脂を主たる層間絶縁膜とする安価で高性能な薄膜受動素子や薄膜受動素子集積化回路で、作製後の素子や回路の特性変動がない受動素子、及び受動素子集積回路置を提供する。 - 特許庁 - A temperature compensating element is constituted of a bi-polar transistor of the same type as that of a bi-polar transitor constituting an active element so that this temperature compensating element can accept a temperature corresponding to the temperature of the active element, and the base bias of the active element is controlled based on the inter-base and emitter voltage of the temperature compensating element.
能動素子を構成するバイポーラトランジスタと同じタイプのバイポーラトランジスタにより温度補償素子を構成し、この温度補償素子が能動素子の温度に対応した温度を受けるようにし、温度補償素子のベース、エミッタ間電圧に基づいて能動素子のベースバイアスを制御する。 - 特許庁 - To suppress the lowering of capacity of an inter-layer insulating film and to prevent a substrate digging, while coping with a finer memory element.
メモリ素子の微細化に対応しつつ、層間絶縁膜容量の低下の抑制及び基板掘れの防止を達成する。 - 特許庁 - To provide a method for manufacturing a semiconductor device having an isolation structure in which inter-element leak currents are reduced.
素子間のリーク電流が低減されたアイソレーション構造を有する半導体装置を製造する方法が提供される。 - 特許庁 - To provide a light-emitting element excellent in inter-layer adhesion of multilayer sealing films, high sealing function, and of long life.
多層封止膜の層間密着性に優れ、高い封止性能を有し、高寿命な発光素子を提供する。 - 特許庁 - A dependency creation part 13 divides the elements into a plurality of groups based on the inter-element distance.
係り受け作成部１３は、それぞれの要素の間の距離に基づいて、それぞれの要素を複数のグループに分割する。 - 特許庁 - The fuse element 12a and a bonding pad 12b are formed on an inter-layer insulating film 11 formed on a semiconductor substrate 10.
半導体基板１０の層間絶縁膜１１上にヒューズ素子１２ａ及びボンディングパッド１２ｂが形成されている。 - 特許庁 - To enable a homeotropic allignment type liquid crystal display element to perform no inter-pixel alignment division but to perform an intra-pixel allignment division.
垂直配向の液晶表示素子について、画素内分割ではなく画素間配向分割できるようにする。 - 特許庁 - The supporting substrate 70 is stuck on the element 20 side of the element layer 11 while interposing an inter-layer insulating film 61 and metallic wiring layers 62A, 62B and 62C.
素子層１１の固体撮像素子２０側には、層間絶縁膜６１および金属配線層６２Ａ，６２Ｂ，６２Ｃを間にして支持基板７０が貼り合わせられている。 - 特許庁 - The arrangement allows reuse of the sensor or power-generating portion 26 simply by attaching the inter-connector 42 to a new membrane element on replacement of the membrane element.
これにより、膜エレメントを交換する場合であっても、インターコネクタ４２を新しい膜エレメントに付け替えることにより、センサ又は発電部２６を再利用することができる。 - 特許庁 - An inter-element image encoding unit 13 carries out an encoding operation, using a plurality of image signals corresponding to a plurality of element images by the use of a correlation between the image signals.
要素画像間符号化部１３は、複数の要素画像に対応する複数の画像信号を用いて画像信号間の相関を利用した符号化を行う。 - 特許庁 - Also, an inter-layer insulating film 4 is formed on the substrate 2, a polysilicon layer 5 is formed in a protective region B on the inter-layer insulation film 4, and an element 6 is formed inside the polysilicon layer 5.
また、基板２上に層間絶縁膜４を形成し、層間絶縁膜４上における保護領域Ｂに多結晶シリコン層５を形成し、多結晶シリコン層５内に素子６を形成する。 - 特許庁 - On a 1st inter-layer insulating film 116 formed on the switching element, a buffer layer 117 for lattice matching between the 1st inter-layer insulating film 116 and the ferroelectric thin film is formed.
スイッチング素子の上に形成された第１の層間絶縁膜１１６の上には、該第１の層間絶縁膜１１６と強誘電体薄膜との格子整合をとるバッファ層１１７が形成されている。 - 特許庁 - To provide a semiconductor device, together with its manufacture method, which has an inter-layer insulating film appropriate for finer element and a process of lower temperature.
素子の微細化とプロセスの低温化に適した層間絶縁膜を持つ半導体装置とその製造方法を提供する。 - 特許庁 - To provide an NAND flash memory element for reducing capacitance between floating gates, and reducing inter-cell interference effects.
フローティングゲート間のキャパシタンスを減らし、セル間のインターフェランス効果を減少させたＮＡＮＤ型フラッシュメモリ素子を提供する。 - 特許庁 - By a matrix circuit constituted of an element for shifting a phase at 90° and two switches, an inter-antenna phase difference ±90° and a phase difference 0° are obtained.
２．90°の位相をシフトする素子と２つのスイッチで構成されたマトリックス回路により、アンテナ間位相差±90°と位相差0°を得る。 - 特許庁 - To provide a multilayer analysis element with lessened inter-lot difference and intra-lot difference, lessened liquid volume dependency, and enhanced measurement accuracy.
ロット間差及びロット内差が小さく、液量依存性が小さく、測定精度が高い、多層分析要素を提供すること。 - 特許庁 - Thus, the inter-element uniformity of diffraction efficiency as an organic hologram element 1 can be improved, and consequently, element mass-productivity can be improved, elements can be produced with a high yield and element cost can be reduced by this mass-production effect.
よって、有機ホログラム素子１としての回折効率の素子間均一性を向上させることができ、この結果、素子量産性の向上を図ることができ、歩留良く素子を生産でき、この量産効果により素子コストも低減させることができる。 - 特許庁 - To provide an array antenna device which uses an inter-element connection compensating device to compensate distortion of an element pattern resulting from interconnection between elements of an antenna, and has an element pattern with no distortion by using parasitic elements to shape the element pattern.
素子間結合補償装置を用いてアンテナの素子間相互結合に起因する素子パターンの歪みを補償するとともに、無給電素子を用いて素子パターンを整形して、歪みのない素子パターンを有するアレーアンテナ装置を提供する。 - 特許庁 - When the depth required for preventing the inter-element leak in the high voltage element region is A0, an insulating layer 18A with a thickness A5=A0-A3 is stacked on STI18 in the high voltage element region.
高電圧素子領域内で素子間リークを防ぐために必要な深さがＡ０である場合に、高電圧素子領域内のＳＴＩ１８上に、厚さＡ５＝Ａ０−Ａ３の絶縁層１８Ａを積み増しする。 - 特許庁 - To provide an inter-element wiring member capable of laying out a wiring portion for positive and negative electrodes of a semiconductor element without reducing a width of a conductor of the wiring portion in the inter-element wiring member and ensuring sufficient conductivity without increasing the thickness of the conductor, and to provide a solar cell module using the same.
素子間配線部材における配線部の導体の線幅を狭くすることなく、半導体素子の＋極および−極用の配線部がレイアウト可能で、導体の厚みを厚くすることなく十分な導電性が確保可能な素子間配線部材、およびこれを用いた太陽電池モジュールを提供する。 - 特許庁 - A detection device anomaly detection part 36 is provided with both an inter-terminal voltage acquisition part for acquiring the detected inter-terminal voltage Vc of the capacitative element and an anomaly determination part for determining anomalies of the battery voltage detection device 50 on the basis of a time constant in temporal changes of the acquired inter-terminal voltage Vc of the capacitative element C1.
検出装置異常検出部３６は、検出された容量素子の端子間電圧Ｖｃを取得する端子間電圧取得部と、取得された容量素子Ｃ１の端子間電圧Ｖｃの時間的変化における時定数に基づいて電池電圧検出装置５０の異常を判定する異常判定部とを備える。 - 特許庁 - After a 4th inter-layer insulating film 20 is formed covering a TMR element 18, the 4th inter-layer insulating film 20 is polished by using slurry which is slow in polishing speed for the metal, such as Pt, Au, and W, constituting an upper magnetic layer 17 of the TMR element 18 and fast in polishing speed for the 4th inter-layer insulating film 20.
ＴＭＲ素子１８を覆うように第４の層間絶縁膜２０を形成した後、ＴＭＲ素子１８の上磁性層１７を構成するＰｔ、Ａｕ、Ｗ等の金属に対する研削速度が遅く、第４の層間絶縁膜２０に対する研削速度が速いスラリーを用いて、第４の層間絶縁膜２０を研磨する。 - 特許庁 - To improve the ESD resistance by hardly making the element capacity increased or the inter-drain/source breakdown voltage decreased.
素子容量をほとんで増加させることなく、またドレイン・ソース間耐圧をほとんど低下させることなく、ＥＳＤ耐量を向上させる。 - 特許庁 - An inter-element correlation derivation means 110 measures metrics of servers of a target system 160, and derives correlation between the metrics.
要素間相関性導出手段１１０は、対象システム１６０のサーバのメトリックを計測し、メトリック間の相関性を導出する。 - 特許庁 - The Hall element 5 and binarizing circuit 13 are driven only intermittently to contribute to reduction of a mean inter-terminal current.
ホール素子５と２値化回路１３は間欠的にしか駆動されないので、平均端子間電流の減少に寄与することができる。 - 特許庁 - In another manufacturing process of the integrated circuit, the multi-layer silicon carbide stack is used as a hard mask for fabricating an inter-element wiring structure.
別の集積回路製造プロセスにおいて、多層炭化ケイ素スタックは、素子間配線構造を作るためのハードマスクとして使用される。 - 特許庁 - On the other hand, on the second inter-layer film 20, there are provided main wiring 36 of X-bridge wiring 31 and main wiring 36 of Z-detection upper electrode wiring 33 in a direction crossing the inter-element wiring 43.
一方、第２層間膜２０上において、素子間配線４３を横切る方向にＸ−ブリッジ配線３１の主配線３６およびＺ−検出上部電極配線３３の主配線３６が敷設されている。 - 特許庁 - A sensor element 80 (fuel pressure sensor) is attached to the outer wall surface 20a of a portion (reservoir chamber 20b) forming the inter-seat guide passage R1 of the nozzle body 20, and thus the fuel pressure of the inter-seat passage R1 is detected.
そして、ノズルボデー２０のうちシートガイド間通路Ｒ１を形成する部分（溜室部２０ｂ）の外壁面２０ａにセンサ素子８０（燃圧センサ）を取り付けることで、シートガイド間通路Ｒ１の燃圧を検出させる。 - 特許庁 - On a second inter-layer film 20 on a SOI substrate 2 with which a pair of X-detection elements D_X are provided on a surface 21, inter-element wiring 43 is laid which connects these X-detection elements D_X.
表面２１に一対のＸ−検出素子Ｄ_Ｘが設けられたＳＯＩ基板２上の第２層間膜２０上に、これらＸ−検出素子Ｄ_Ｘ間を接続する素子間配線４３を敷設する。 - 特許庁 - A difference of thermal crosstalk characteristics can be reduced because a width between two inter-element separation grooves formed on both sides of outer laser light emitting parts LD1, LD4 is made narrower than that of inter laser light emitting parts LD2, LD3.
内側レーザ発光部ＬＤ２、ＬＤ３よりも、外側レーザ発光部ＬＤ１、ＬＤ４の両側に形成される２つの素子分離溝間の幅を狭くしていくことにより、サーマルクロストークの差を低減することができる。 - 特許庁 - An etching stopper film 12 having an etching speed slower than the etching speed of an inter-layer insulating film 8 is buried in the inter-layer insulating film 8, so that the side face of a silicon active layer 3 constituting an MOSFET element can be surrounded.
層間絶縁膜８のエッチング速度よりも遅いエッチング速度を有するエッチングストッパー膜１２をＭＯＳＦＥＴ素子を構成するシリコン活性層３の側面を囲むように層間絶縁膜内８に埋め込む。 - 特許庁 - To provide a driving method and device for an imaging element capable of reducing noises due to residual electric charges on stored electric charge transfer paths in the inter-line transfer imaging element.
インターライン転送撮像素子において、蓄積電荷転送路の残留電荷によるノイズを低減させることが可能な撮像素子の駆動方法及び駆動装置を提供する。 - 特許庁 - A bulk semiconductor device 12 is formed on a semiconductor substrate 11, a thin film transistor 14 is formed as interposing an inter-element insulating film 13 between itself and the semiconductor device 12, and the semiconductor device 12 is electrically connected to the thin film transistor 14 through a contact hole 15 formed in the inter-element insulating film 13.
半導体基板１１上にバルク半導体素子１２が形成され、素子間絶縁膜１３をはさんで薄膜トランジスタ１４が形成され、バルク半導体素子１２は素子間絶縁膜１３に開孔されたコンタクトホール１５を介して薄膜トランジスタ１４と導通している。 - 特許庁 - In order to avoid contact with the main wiring 36, relay wiring 45 is formed in the same layer as a lower electrode 25 of the X-detection element D_X, and the relay wiring 45 is utilized to detour a circuit composed of the inter-element wiring 43 to the inside of the second inter-layer film 20.
これらの主配線３６との接触を避けるために、Ｘ−検出素子Ｄ_Ｘの下部電極２５と同一層に中継配線４５を形成し、この中継配線４５を利用して素子間配線４３が構成する回路を第２層間膜２０内に迂回させる。 - 特許庁 - Consequently, the trench 16A in the low voltage element region does not become deeper than required, and thicknesses of the insulating layers 18 and 18A in the high voltage element region reach the value A0 required for preventing the inter-element leak or higher.
その結果、低電圧素子領域内のトレンチ１６Ａは、必要以上に深くなることがなく、高電圧素子領域内の絶縁層１８，１８Ａの厚さは、素子間リークを防ぐために必要な値Ａ０又はそれ以上となる。 - 特許庁 - An inter-element correlation derivation means 110 measures metrics of servers of the target system 160, and derives correlation between the measured metrics.
要素間相関性導出手段１１０は、対象システム１６０のサーバのメトリックを計測し、計測したメトリック間の相関性を導出する。 - 特許庁 - A reference viewpoint number information encoding section 204 encodes a syntax element indicating the number of viewpoints available as reference of inter-viewpoint prediction.
参照視点数情報符号化部２０４は、視点間予測の参照として利用できる視点の数を示すシンタックス要素を符号化する。 - 特許庁 - To provide a semiconductor light-emitting device capable of properly forming inter-element wiring between semiconductor light-emitting elements, and to provide its manufacturing method.
半導体発光素子間の素子間配線を良好に形成することができる、半導体発光装置およびその製造方法を提供する。 - 特許庁 - METHOD OF FORMING FUNCTIONAL BOND AT BONDING REGION BY INTER-SUBSTRATE JOINT REINFORCED BY MOLTEN BODY AND ELEMENT STRUCTURE HAVING FUNCTIONAL BOND
溶融体により強化した基板間接合による結合領域での機能的結合形成法及び機能的結合部を有する素子構造 - 特許庁 - The semiconductor light emitting element 10 supplied with a current of, particularly, not less than 1A is formed preferably having an inter-electrode distance of not less than 50 μm.
特に１Ａ以上を流す半導体発光素子の場合は、電極間距離は５０μｍ以上にして形成するのが好適である。 - 特許庁 - A reference viewpoint information decoding section 406 decodes a syntax element indicating a viewpoint ID of a viewpoint to be used as reference of inter-viewpoint prediction.
参照視点情報復号部４０６は、視点間予測の参照として用いられる視点の視点ＩＤを示すシンタックス要素を復号する。 - 特許庁 - METHOD OF FORMING FUNCTIONAL BOND AT BONDING REGION BY INTER-SUBSTRATE JOINT REINFORCED BY APPLICATION OF POSITIVE PRESSURE AND ELEMENT STRUCTURE HAVING FUNCTIONAL BOND
陽圧印加により強化された基板間接合による結合領域での機能的結合形成法及び機能的結合部を有する素子構造 - 特許庁 - On the top surface of this inter-layer insulating film 12, the single-crystal silicon layer is stuck and the single-crystal silicon layer forms the transistor element.
この第１層間絶縁膜１２の表面上に単結晶シリコン層を貼り合わせ、単結晶シリコン層によりトランジスタ素子を形成する。 - 特許庁 - In EDS measurement, correction for inter-element interactions is performed by considering the atomic number, Z, the absorption, A, and fluorescence, F.
EDS測定においては、元素間の相互作用に対する補正は、原子番号(Z)、吸収(A)、蛍光(F)を考慮することによって行われる(成し遂げられる)。 - 科学技術論文動詞集 - An inter-event certainty factor calculation part 14 calculates a distance between element texts including the candidate event pair and calculates the certainty factor of the candidate event pair in each element text on the basis of the distance.
イベント間確信度算出部１４は、候補イベント対を含む要素テキスト間の距離を算出し、当該距離に基づいて、候補イベント対に対する確信度を要素テキスト毎に算出する。 - 特許庁 - To provide an inter-element relation analyzing method for reflecting past result data value and circumstantial judgment by realizing highly accurate prediction of an element and/or the degree of relation between elements and to provide a computer utilizing the method.
要素および／または要素間関係の度合いの高精度予測を実現し、実績データ値と状況判断を反映する要素間関係分析方法及び該方法を利用したコンピュータを提供する。 - 特許庁 - The protective layer 4 has inorganic particles 14, and an inter-particle phase 24 including a compound of a metallic element that is equivalent to at least one type of a metallic element among metallic elements contained in the magnet body 2.
この保護層４は、無機粒子１４、及び、磁石素体に含まれる金属元素のうちの少なくとも１種と同じ金属元素の化合物を含む粒子間相２４を有している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright(C)1996-2026 JEOL Ltd., All Rights Reserved.
