「output buffer」を含む例文一覧(2839)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 56 57 次へ＞
  • SEMICONDUCTOR MEMORY DEVICE AND DATA OUTPUT BUFFER THEREOF
    半導体メモリ装置及びそのデータ出力バッファ - 特許庁
  • OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT
    出力バッファ回路および半導体集積回路 - 特許庁
  • To uniformize output characteristics among output buffer units.
    複数の出力バッファユニット間どうしで出力特性を均一化する。 - 特許庁
  • OUTPUT BUFFER CIRCUIT FOR DRIVING SYMMETRIC TRANSMISSION LINE
    対称伝送線路を駆動する出力バッファ回路 - 特許庁
  • OUTPUT BUFFER CIRCUIT, AND METHOD FOR ADJUSTING ITS WAVEFORM
    出力バッファ回路およびその波形調整方法 - 特許庁
  • DIFFERENTIAL OUTPUT BUFFER, DIFFERENTIAL INPUT BUFFER, SEMICONDUCTOR INTEGRATED CIRCUIT AND CIRCUIT BOARD
    差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 - 特許庁
  • An output buffer circuit is provided with a plurality of CMOS output circuits 1.
    出力バッファ回路は複数個のＣＭＯＳ出力回路（１）を有する。 - 特許庁
  • A distributor 3 branches the output of the buffer amplifier 2 into two.
    分配器３は、バッファアンプ２出力を２分岐する。 - 特許庁
  • The output from the test buffer is input to a test latch.
    テスト・バッファの出力はテスト・ラッチに入力される。 - 特許庁
  • An output buffer part 2230a transmits back pressure in two stages according to the use state of the output buffer.
    出力バッファ部２２３０ａは、出力バッファの使用状況に応じて２段階のバックプレッシャを送信する。 - 特許庁
  • METHOD AND SYSTEM FOR SWITCHING CONTROL OF OUTPUT BUFFER CIRCUIT
    出力バッファ回路の切替え制御システム及び方法 - 特許庁
  • Each driving unit has an output buffer and a switch.
    各駆動ユニットは出力バッファ及びスイッチを有する。 - 特許庁
  • OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR MEMORY USING THE SAME
    出力バッファ回路およびそれを用いた半導体メモリ - 特許庁
  • OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR DEVICE HAVING THE SAME
    出力バッファ回路及びこれを備える半導体装置 - 特許庁
  • OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    出力バッファ回路及び半導体集積回路装置 - 特許庁
  • VOLTAGE SETTING CIRCUIT AND OUTPUT CURRENT VARIABLE BUFFER
    電圧設定回路および出力電流可変バッファ - 特許庁
  • Thus, the response speed of an output buffer circuit becomes faster.
    よって、出力バッファ回路の応答速度が速くなる。 - 特許庁
  • To provide a driving circuit in which the drive time of an output buffer is reduced and the output delay of the output buffer is improved.
    出力バッファの駆動時間の短縮と、出力バッファの出力遅延の改善を図ることが可能な駆動回路を提供する。 - 特許庁
  • To reduce output noise and increase a response speed of an output buffer circuit.
    出力バッファ回路の出力ノイズを低減し、かつ、応答速度を速くする。 - 特許庁
  • A half bus circuit 224 of this output buffer blocks an output voltage passing through a final output stage, resulting in destruction of an output buffer 200, when an output voltage applied to an output node exceeds a supply vltage.
    ハーフパス回路２２４は、出力ノードに印加される出力電圧が供給電圧を越えると出力電圧が最終出力段を通って出力バッファ２００を破壊させるのをブロックする。 - 特許庁
  • This output buffer circuit has a plurality of delay circuits connected in series, a first output buffer for acquiring input via at least one of the delay circuits, and a second output buffer having an output terminal commonly connected to the output terminal of the first output buffer and acquiring input via the delay circuit of the larger number than the delay circuit used in the first output buffer.
    直列に接続された複数の遅延回路と、少なくとも１つの前記遅延回路を介して入力を得る第１の出力バッファと、前記第１の出力バッファの出力端子と共通接続される出力端子を有し、前記第１の出力バッファよりも多くの遅延回路を介して入力を得る第２の出力バッファとを有する。 - 特許庁
  • OUTPUT BUFFER FOR RECEIVER ADOPTING LOW VOLTAGE DIFFERENTIAL SIGNAL SYSTEM
    低電圧差動信号方式受信機用出力バッファ - 特許庁
  • OUTPUT BUFFER, SYNCHRONOUS MEMORY DEVICE AND ACCESS TIME TESTING METHOD
    出力バッファ、同期型メモリ装置及びアクセスタイムテスト方法 - 特許庁
  • A cell buffer 106 outputs a buffer occupancy amount signal 8 to the EPD decision circuit 105 and outputs a cell output 10 from an output terminal.
    セルバッファはバッファ占有量信号をＥＰＤ決定回路に、セル出力を出力端子から出力する。 - 特許庁
  • SLEW RATE CONTROLLER, OUTPUT BUFFER AND INFORMATION PROCESSOR
    スルーレート制御装置、出力バッファ及び情報処理装置 - 特許庁
  • A speech signal having the smallest frame number is output from the delay buffer unit, and put in an output buffer (14).
    遅延バッファ部から最も小さいフレーム番号の音声信号を出力すると共に、出力バッファ（１４）に取り込む。 - 特許庁
  • When a stream's output buffer is full, writeit is called.
    ストリームの出力バッファが一杯の場合はwriteitが呼び出される。 - JM
  • The data in the output buffer is marked as a completed record, and the output buffer is optionally written out if sendnow is non-zero.
    出力バッファのデータは完全なレコードとして印され、sendnowがゼロでない場合には出力バッファは書き出される。 - JM
  • A resistor R1 is connected to an output terminal of a buffer amplifier 11.
    バッファアンプ１１に後置して抵抗Ｒ１を接続する。 - 特許庁
  • INPUT/OUTPUT BUFFER FOR REDUCING SKEW, AND ITS OPERATION METHOD
    スキューを減少させる入出力バッファ及び動作方法 - 特許庁
  • HIGH FREQUENCY BUFFER AMPLIFIER CIRCUIT FOR OUTPUT DC REGULATION
    出力ＤＣ電圧調整高周波用バッファアンプ回路 - 特許庁
  • HIGH VOLTAGE OUTPUT BUFFER CIRCUIT FOR HIGH-SPEED SIGNAL TRANSMISSION SYSTEM
    高速信号伝送システムの高電圧出力バッファ回路 - 特許庁
  • INPUT BUFFER FROM LOW-OUTPUT TTL TO CMOS
    低出力のＴＴＬからＣＭＯＳへの入力バッファ - 特許庁
  • METHOD AND CIRCUIT FOR CONTROLLING OUTPUT BUFFER TO BUS SIGNAL LINE
    バス信号線への出力バッファ制御方法及び回路 - 特許庁
  • OPEN DRAIN OUTPUT BUFFER FOR SINGLE VOLTAGE SOURCE CMOS
    単一電圧源ＣＭＯＳのためのオープンドレイン出力バッファ - 特許庁
  • INPUT/OUTPUT BUFFER FOR PROVIDING ANALOG/DIGITAL INPUT MODE
    アナログ／デジタル入力モードを提供する入出力バッファ - 特許庁
  • an output memory for picture signals of the computer called frame buffer
    フレームバッファという,コンピューターの画像信号の出力メモリー - EDR日英対訳辞書
  • An output buffer 16 buffers the reproduction musical tone data SD.
    出力バッファ１６は再生楽音データSDをバッファリングする。 - 特許庁
  • In a device 1, an output buffer 12 as well as an input buffer 11 are installed in a signal input terminal (SI), and an input buffer 13 as well as an output buffer 14 are installed in a signal output terminal (SO).
    装置１において、信号入力端子（ＳＩ）には入力バッファ１１に加えて出力バッファ１２が備えられ、信号出力端子（ＳＯ）には出力バッファ１４に加えて入力バッファ１３が備えられる。 - 特許庁
  • To automatically adjust the output impedance and the slew rate of an output buffer, at the same time.
    出力バッファの出力インピーダンスとスルーレートを同時に自動調整すること。 - 特許庁
  • The order guarantee buffer 3 stores the information output from the output ports.
    順序保証バッファ３は、出力ポートから出力された情報を蓄積する。 - 特許庁
  • An output signal of the output buffer 150 is fed back to the error integrator 110.
    出力バッファ１５０の出力信号は、誤差積分器１１０に帰還される。 - 特許庁
  • The input/output signal controlling circuit 5 makes an identical logic output signal out from the first output buffer 12a and the second output buffer 12b simultaneously.
    入出力信号制御回路５は、第１の出力バッファ１２ａと第２の出力バッファ１２ｂとから、同時に同一論理の出力信号を出力させる。 - 特許庁
  • An output buffer circuit (912) is driven according to the output of the latch circuit.
    このラッチ回路の出力に従って出力バッファ回路（９１２）を駆動する。 - 特許庁
  • The correction circuit adds the generated feedthrough to the output of the output buffer 30.
    補正回路は、発生したフィードスルーを、出力バッファ３０の出力に加える。 - 特許庁
  • The output signal of the output buffer 150 is fed back to the error integrator 110.
    出力バッファ１５０の出力信号は、誤差積分器１１０に帰還される。 - 特許庁
  • To satisfy regulations for I-V characteristics of an output buffer even when the I-V characteristics of the output buffer vary with a supply voltage to the output buffer.
    出力バッファのＩ−Ｖ特性が出力バッファ用の電源電圧に応じて変化しても、出力バッファのＩ−Ｖ特性に対して規定を満足させることを可能にする。 - 特許庁
  • Therefore, the impedance of the output buffer becomes 1/N times the impedance of the output buffer 104, and an error component contained in the impedance of the output buffer 104 also becomes 1/N times.
    このため、出力バッファのインピーダンスは、調整用出力バッファ１０４の１／Ｎ倍となり、調整用出力バッファ１０４のインピーダンスに含まれる誤差成分も１／Ｎ倍となる。 - 特許庁
  • A flash memory device is provided with a memory cell array, an input buffer part, an output driver part, a first page buffer part, a second page buffer part, a first data input/output part, and a second data input/output part.
    フラッシュメモリ装置は、メモリセルアレイ、入力バッファ部、出力ドライバ部、第１ページバッファ部、第２ページバッファ部、第１データ入出力部及び第２データ入出力部を備えてなる。 - 特許庁
  • An input buffer circuit 41 has an output buffer 44 and switches 42, 43 for a test.
    入出力バッファ回路４１は、出力バッファ４４とテストのためのスイッチ４２，４３を有する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 56 57 次へ＞

例文データの著作権について