「prefetch」を含む例文一覧(292)
＜前へ 1 2 3 4 5 6 次へ＞- COMPILER DEVICE WITH PREFETCH STARTING COMMAND INSERTING FUNCTION
プリフェッチ起動命令挿入機能を備えたコンパイラ装置 - 特許庁 - Further, in a normal case, the prefetch of the primary cache and the prefetch of the secondary cache are overlapped and performed.
さらに通常のケースにおいては、１次キャッシュのプリフェッチと２次キャッシュのプリフェッチはオーバラップして行われる。 - 特許庁 - The receiving means receives a readout instruction with prefetch.
受付手段は、プリフェッチ付きの読出命令を受け付ける。 - 特許庁 - As the degree of fragmentation is larger, a prefetch quantity calculation part 1E calculates a smaller prefetch quantity.
断片化の度合が大きくなるほど、プリフェッチ量算出部１Ｅは、より少ないプリフェッチ量を算出する。 - 特許庁 - To cause a prefetch buffer of a memory controller to function effectively.
メモリコントローラにおいて、プリフェッチバッファを有効に機能させる。 - 特許庁 - An auxiliary cache 22 has a victim cache and a prefetch cache.
補助キャッシュ２２はビクティムキャッシュとプリフェッチキャッシュを有する。 - 特許庁 - MEMORY SYSTEM HAVING PREFETCH MECHANISM AND METHOD FOR OPERATING THE SYSTEM
プリフェッチ機構を有するメモリシステム及びその動作方法 - 特許庁 - To realize a cache prefetch system capable of evading useless prefetch and to exert an effect even to discontinuous block access.
無駄な先取りを回避でき、不連続なブロックアクセスに対しても効果を発揮するキャッシュ先取り方式を実現する。 - 特許庁 - A mode change instruction detection part 225 detects the instruction to change a mode of the prefetch size of the prefetch buffer 210.
モード切替指示検出部２２５はプリフェッチバッファ２１０におけるプリフェッチサイズのモードを切り替える指示を検出する。 - 特許庁 - Alternatively, prefetch from the cache can be continued.
代替として、キャッシュからのプリフェッチが継続することができる。 - 特許庁 - The master device 50 presets the number of prefetch words in the prefetch word number setting part 14 of the slave device 10.
スレーブデバイス１０のプリフェッチ語数設定部１４には、マスタデバイス５０によってプリフェッチ語数が予め設定される。 - 特許庁 - To provide an instruction prefetch apparatus capable of starting the prefetch of a branch target instruction without depending on the detection of a branch instruction; and an instruction prefetch method for branch target instructions.
分岐命令の検出に依存せずに分岐先命令のプリフェッチを開始することが可能な命令プリフェッチ装置及び分岐先命令の命令プリフェッチ方法を提供する。 - 特許庁 - A prefetch information management section 15 manages the information associated with the pseudo response that is stored in a prefetch information memory 16 as prefetch information under the control of the transfer control section 14.
擬似応答に関する情報は先取り情報として先取り情報メモリ１６に格納され先取り情報管理部１５が転送制御部１４の制御を受けて管理する。 - 特許庁 - To fast perform prefetch in primary and secondary caches.
１次キャッシュ及び２次キャッシュにおけるプリフェッチを高速に行う。 - 特許庁 - The branch/prefetch determining part 17, on receiving a prefetch request signal, sets a cache access mode switch signal at "L" level.
分岐・プリフェッチ判定部１７は、プリフェッチ要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｌ」レベルに設定する。 - 特許庁 - PREFETCH FROM DYNAMIC RANDOM ACCESS MEMORY TO STATIC RANDOM ACCESS MEMORY
ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ - 特許庁 - The prefetch buffer is constituted of a plurality of 1st prefetch buffers allowed to be rewritten in a normal operation period and at least one 2nd prefetch buffer whose rewrite is inhibited in the normal operation period.
プリフェッチバッファは、通常動作期間に書き換え可能な複数の第１プリフェッチバッファと、通常動作期間に書き換えが禁止される少なくとも１つの第２プリフェッチバッファとで構成される。 - 特許庁 - To improve penalties involved in next-line prefetch for prefetching instructions.
命令プリフェッチのためのネクストライン・プリフェッチによるペナルティを改善する。 - 特許庁 - DEVICE AND METHOD FOR CONTROLLING INSTRUCTION PREFETCH QUANTITY OF MICROPROCESSOR
マイクロプロセッサの命令プリフェッチ量制御のための装置および方法 - 特許庁 - METHOD AND DEVICE FOR TRANSMITTING MEMORY PREFETCH COMMAND ON BUS
バス上のメモリプリフェッチコマンドを送信するための方法および装置 - 特許庁 - When receiving the next prefetch command before receiving a read request in the prefetch buffer, the SDRAM memory controller 110 abandons the data.
ＳＤＲＡＭメモリコントローラー１１０は、プリフェッチバッファ内のリード要求を受信する前に次のプリフェッチコマンドを受信すると、データを破棄する。 - 特許庁 - The CPU 1 controls fetching of instructions from the prefetch buffer 2 on the basis of the branch prediction result informed from the prefetch buffer 2.
ＣＰＵ１は、プリフェッチバッファ２から通知された分岐予測結果にもとづいてプリフェッチバッファ２からの命令のフェッチを制御する。 - 特許庁 - A prefetch packet control mechanism 133 controls to transmit the created prefetch packet from a transfer control mechanism 13 in advance.
プリフェッチパケット制御機構１３３はその作成されたプリフェッチパケットを転送制御機構１３から事前に送信するよう制御する。 - 特許庁 - A prefetch execution judging deciding device 80 and a prefetch executing device 90 execute the prefetch to the cache about a block to be prefetched to a certain block on confirming that a prefetch flag to the block in the address array 100 is valid in the case of cache access for the block.
先取り実施判定器８０および先取り実施器９０は、あるブロックについてのキャッシュアクセス時に、アドレスアレイ１００中の当該ブロックに対する先取りフラグが有効なことを確認した上で当該ブロックに対する先取り対象ブロックについてのキャッシュへの先取りを実施する。 - 特許庁 - To prevent complex configuration of a prefetch circuit in a multiport MRAM (magnetic random access memory).
マルチポートＭＲＡＭにおいて、プリフェッチ回路の複雑化を防止する。 - 特許庁 - To effectively prefetch branch commands and data access commands in an information processing device provided with a CPU, a memory, and a prefetch buffer.
ＣＰＵとメモリと先読みバッファを搭載した情報処理装置において、分岐命令およびデータアクセス命令の先読みを効果的に行う。 - 特許庁 - An address generation part 16 generates a prefetch index address included in a prefetch address based on an input address supplied from a higher-level device.
アドレス生成部１６は、上位装置から供給される入力アドレスに基づいて、プリフェッチアドレスに含まれるプリフェッチ・インデックスアドレスを生成する。 - 特許庁 - The entire selected prefetch boot file is filled into a boot cache (207).
選択した先読みブート・ファイルの全体をブート・キャッシュにフィルする（２０７）。 - 特許庁 - MEMORY DEVICE WITH MODE-SELECTABLE PREFETCH AND CLOCK-TO-CORE TIMING
モード選択可能プリフェッチおよびクロック対コアタイミングを伴うメモリ装置 - 特許庁 - MEMORY ACCESS CONTROL CIRCUIT, PREFETCH CIRCUIT, MEMORY DEVICE AND INFORMATION PROCESSING SYSTEM
メモリアクセス制御回路、プリフェッチ回路、メモリ装置および情報処理システム - 特許庁 - In a microprocessor, a prefetch buffer 6 stores an instruction prefetched from an SDRAM 2.
プリフェッチバッファ６は、ＳＤＲＡＭ２からプリフェッチした命令を格納する。 - 特許庁 - To provide a web information acquisition device having a prefetch proxy server that makes a prefetch request and quickly providing stored prefetched web information, in response to a request from a PC.
先読み代理サーバが先読み要求を行い、取得して蓄積した先読みＷＥＢ情報をＰＣからの要求に対して素早く提供する。 - 特許庁 - Since an address to be prefetched next is previously set up, prefetch can be quickly started from the succeeding prefetch address at the time of detecting a page-over state.
予め次に先取りするべきアドレスを設定しておくことにより、ページオーバ検出時に次先取りアドレスから速やかに先取りを開始可能とする。 - 特許庁 - A prefetch control circuit (104), when branching is performed by the branch instruction, fetches the branch destination instruction into the prefetch buffer; and when branching is not performed, ignores the branch destination instruction.
プリフェッチ制御回路（１０４）は、分岐命令により分岐した場合に分岐先命令をプリフェッチバッファに取り込み、分岐しなかった場合は無視する。 - 特許庁 - The prefetch logic may transfer two or more cache lines from an open page in the DRAM to the SRAM, at least in a part, based on the prefetch hint.
このプリフェッチロジックは、少なくとも部分的にプリフェッチヒントに基づいて、ＤＲＡＭのオープンページからＳＲＡＭに２つ以上のキャッシュラインを転送し得る。 - 特許庁 - To provide a data prefetch system that efficiently provides updated Web page data obtained by an RSS reader for a data prefetch device without any user's operation.
RSSリーダーで知り得た更新されたWebページデータを、ユーザの操作を全く必要としないで効率的にデータ先読み装置に提供するデータ先読みシステムの提供。 - 特許庁 - To prevent electric power and a load from being applied on a memory access bus by locking a prefetch buffer for further access to a program memory when all loop instructions are present in the prefetch buffer.
同じ命令が繰り返してメモリから取り出され、その結果としてメモリアクセスバス上に電力と負荷がかかるという問題を回避する。 - 特許庁 - To improve readout performance of a storage device, by performing a prefetch even for not sequential access data and by achieving prefetch efficiency.
シーケンシャルアクセスデータでない場合であってもプリフェッチをおこない、かつプリフェッチの効率性を追求して記憶装置の読み出し性能を向上させる。 - 特許庁 - To reduce the execution frequency of a prefetch starting command to speed up program execution by inserting, to a data stream within multiple loops, the prefetch starting command just before the outermost loop in which the prefetch starting command is continuously referred to.
多重ループ内のデータストリームに対して、プリフェッチ起動命令を連続的に参照される最も外側のループの直前に挿入することにより、プリフェッチ起動命令の実行回数を削減してプログラム実行の高速化を図る。 - 特許庁 - To provide a DMA device prefetching descriptors into a descriptor prefetch buffer.
ディスクリプタ・プリフェッチ・バッファにディスクリプタをプリフェッチするＤＭＡ装置を提供する。 - 特許庁 - Access to the lines in the prefetch buffer is controlled by the tag cache.
プリフェッチ・バッファ内のラインに対するアクセスはタグ・キャッシュによって制御される。 - 特許庁 - To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.
Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁 - When the memory controller cannot acquire data for satisfying a memory request from the prefetch buffer, the main memory is switched to an active power state and the prefetch logic is called.
メモリ・コントローラがプリフェッチ・バッファからメモリ要求を満足させるデータを取得できない場合、主メモリはアクティブな電力状態に切り替えられ、プリフェッチ・ロジックが呼び出される。 - 特許庁 - When the flag bit indicates to perform the cache hit check and a prefetch instruction is received, the prefetch instruction is extended to perform the cache hit check.
そして、キャッシュヒットチェックを実行する旨が記憶されており、かつ、プリフェッチ命令を受信した場合に、プリフェッチ命令を拡張してキャッシュヒットチェック処理を実行する。 - 特許庁 - To provide a game machine that performs novel prefetch notice by associating start memory not to be prefetched during prefetch notice.
先読み予告を行う場合に、先読み対象の始動記憶以外の始動記憶を関連させることで、斬新な先読み予告を行うことが可能な遊技機を提供する。 - 特許庁 - A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.
直接プリフェッチ制御部１６１は、直接プリフェッチコマンドに基づき、メモリセルアレイ１１１からラインバッファ１２１まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁 - The DMA engine may use an aggressive prefetch where the bus engine requests the maximum number of descriptors that the buffer supports when there is any space in the descriptor prefetch buffer.
ディスクリプタ・プリフェッチ・バッファにスペースがある時には、バッファがサポートする最大数のディスクリプタをバス・エンジンが要求するアグレッシブ・プリフェッチをＤＭＡエンジンが使用可能である。 - 特許庁 - The prefetch memory 35 is constructed of four memories 38_0 to 38_3 accessible independently.
プリフェッチメモリ３５を個々にアクセス可能な４個のメモリ３８＿０〜３８＿３で構成する。 - 特許庁 - The tag controlled buffer also includes a tag cache in communication with the prefetch buffer.
タグ制御されたバッファは、プリフェッチ・バッファとコミュニケーションを行うタグ・キャッシュも含む。 - 特許庁 - A new instruction fetch will occur whenever prefetch register b is invalid.
先取りレジスタbが無効である時はいつでも、新しい命令取出しが起きるだろう。 - コンピューター用語辞典
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
