「prefetch」を含む例文一覧(292)
＜前へ 1 2 3 4 5 6 次へ＞- A prefetch address generation part detects branch commands and data access commands to be surely executed, from a command string included in an entry stored in a buffer, in one cycle and outputs a prefetch request for their target addresses to a control part.
先読みアドレス生成部は、バッファに格納されたエントリに含まれる命令列から確実に実行される分岐命令およびデータアクセス命令を１サイクルで検出し、制御部にそのターゲットアドレスの先読み要求を出力する。 - 特許庁 - To provide a motion picture processing apparatus which reduces a data transfer quantity between an internal memory and a prefetch memory.
外部メモリとプリフェッチメモリとの間のデータ転送量の削減を図ることができる動画像処理装置を提供する。 - 特許庁 - A hit determination part 230 determines whether or not wrap-around memory access from a processor hits a prefetch buffer 210.
ヒット判定部２３０はプロセッサからのラップアラウンドメモリアクセスがプリフェッチバッファ２１０にヒットしているか否かを判定する。 - 特許庁 - For example, an instruction address whose instruction prefetch timing is detected and the number of times of the execution of a predetermined instruction type are set.
例えば、命令プリフェッチタイミングを検出すべき命令アドレスや、所定の命令タイプの実行回数が設定される。 - 特許庁 - To prevent occurrence of an error in WEB information due to a difference between browsers of a WEB browsing device and a prefetch proxy server.
ＷＥＢ閲覧装置と先読み代理サーバのブラウザの違いによるＷＥＢ情報の不具合発生を防止する。 - 特許庁 - The number of prefetch words is the number of data that the master device 50 can receive continuously from the slave device 10 at a time.
このプリフェッチ語数は、マスタデバイス５０がスレーブデバイス１０から一度に連続して受信可能なデータの数である。 - 特許庁 - The reading section 350 prefetches data from the recording medium by receiving the prefetch instruction and writes the prefetched data into the memory device.
読出部３５０は、先読み指示を受けて記録媒体からデータを先読みし、メモリ装置に先読みしたデータを書き込む。 - 特許庁 - METHOD FOR DIRECT MEMORY ACCESS BLOCK MOVEMENT USING DESCRIPTOR PREFETCH, DIRECT MEMORY ACCESS DEVICE, AND DATA PROCESSING SYSTEM
ディスクリプタ・プリフェッチを用いてダイレクト・メモリ・アクセス・ブロック移動を行なう方法、ダイレクト・メモリ・アクセス装置、及びデータ処理システム - 特許庁 - FOUR BIT PREFETCH TYPE FCRAM HAVING IMPROVED CONTROL CIRCUIT FOR RECORDING DATA AND DATA MASKING METHOD FOR THE SAME
改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法 - 特許庁 - The SDRAM memory controller 110 reads data from a page, and stores the data in a prefetch buffer.
ＳＤＲＡＭメモリコントローラー１１０は、ＳＤＲＡＭメモリコントローラー１１０がページからデータをリードしそのデータをプリフェッチバッファに記憶する。 - 特許庁 - Consequently, the performance of the information processor can be improved by effectively using the software prefetch instruction.
本発明は、これにより、ソフトウェアプリフェッチ命令を効果的に用いて、情報処理装置の性能向上を図ることができる。 - 特許庁 - Then, a prefetch determination part refers to the prefetch word table when receiving the RSS update information so as to download Web page data from a link destination of the RSS update information including words whose keyword points are equal to or larger than a predetermined value in the title of the RSS update information.
そして、先読み決定部は、RSS更新情報受信時に上記先読み単語テーブルを参照して、上記キーワードポイントが所定値以上の単語をRSS更新情報のタイトルに含むそのRSS更新情報のリンク先からWebページデータをダウンロードする。 - 特許庁 - Also, a prefetch number to memory reference in a loop after U-fold development is estimated for the loop development number U to be defined as a candidate (S610) and when it exceeds the number prefetch buffers provided in a computer, the U is not selected as a development number.
また、候補とするループ展開数Ｕに対して、Ｕ倍展開後のループ中のメモリ参照に対するプリフェッチ数を見積もり（Ｓ６１０）、これが計算機が備えるプリフェッチバッファ数を越える場合にはＵを展開数として選択しない。 - 特許庁 - A timing correction part 117 sets the prefetch timing from the statistics of the timings shown by the access statistical information 116, the time for prefetch processing and the time for accessing a RAM 111 when the cache miss occurs.
タイミング補正部１１７は、アクセス統計情報１１６で示されるタイミングの統計量とプリフェッチ処理のための時間とキャッシュミスが発生した場合にＲＡＭ１１１にアクセスするための時間とから、プリフェッチ処理を実行するタイミングを設定する。 - 特許庁 - When a plurality of commands are queued in the transfer command queue of the memory 11 of a transmitting node 1, a command look-ahead mechanism 131 executes look-ahead of commands, and a prefetch packet creation mechanism 132 forms a prefetch packet based on the result.
送信側ノード１のメモリ１１の転送コマンドキュー１１１内にコマンドが複数キューイングされている場合、コマンド先読み機構１３１はコマンドの先読みを実施し、プリフェッチパケット作成機構１３２はその結果を基にプリフェッチパケットを作成する。 - 特許庁 - To prevent an overhead due to buffering and prefetch in random accessing, as much as possible, to improve the overall performance of a system.
ランダムアクセス時のバッファリングおよび先読みによるオーバヘッドを極力回避し、システム全体としてのパフォーマンスの向上をはかる。 - 特許庁 - The prefetch dispatcher 806 calls a recovery execution module 818 in response to a discrete system receiving an input event.
先読みディスパッチャ８０６は、離散系システムが入力イベントを受け取ることに応答して、回復実行モジュール８１８を呼び出す。 - 特許庁 - A prefetch part 1C prefetches the data to be read by the host 3 from the storage part 2, and stores it in a cache memory 1B.
プリフェッチ部１Ｃは、ホスト３により読み出されるデータを、先回りして記憶部２から読出し、キャッシュメモリ１Ｂに記憶させる。 - 特許庁 - To provide a microprocessor provided with a CPU capable of efficiently fetching instructions from a prefetch buffer predicting branch instructions.
分岐命令を予測するプリフェッチバッファから命令を効率よくフェッチすることのできるＣＰＵを備えるマイクロプロセッサを提供する。 - 特許庁 - A branch/prefetch determining part 17, on receiving a branch request signal, sets a cache access mode switch signal at "H" level.
分岐・プリフェッチ判定部１７は、分岐要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｈ」レベルに設定する。 - 特許庁 - To resolve garbled characters and layout deformation of WEB information displayed on a WEB browsing device, which are caused by data prefetch.
データ先読みによって、ＷＥＢ閲覧装置で表示されるＷＥＢ情報の文字化けおよびレイアウトの崩れを解消する。 - 特許庁 - Each of the segment arrays is provided with a prefetch latch circuit for latching burst read data and a preload latch circuit for latching burst write data.
各セグメントアレイごとに、バースト読出データをラッチするプリフェッチラッチ回路と、バースト書込データをラッチするプリロードラッチ回路とを設ける。 - 特許庁 - The tag controlled buffer includes a prefetch buffer including at least one of the individually addressable lines form the memory device.
タグ制御のバッファはプリフェッチ・バッファを含み、プリフェッチ・バッファはメモリ装置からの個々にアドレス可能な少なくとも１つのラインを含む。 - 特許庁 - To improve the hit rate of a disk cache by validly operating prefetch by using the history of access at the time of reading data.
データ読み出し時にアクセスの履歴を利用してより有効にプリフェッチを行うことで、ディスクキャッシュのヒット率の向上を図る。 - 特許庁 - Whether or not the prefetch of the secondary cache is performed is decided by an address in a block in a currently accessed secondary cache block.
２次キャッシュのプリフェッチを行うか否かは現在アクセス中の２次キャッシュブロックにおけるブロック内アドレスにより判断する。 - 特許庁 - To provide a system, method, and apparatus for performing prefetch from a dynamic random access memory (DRAM) to a static random access memory (SRAM).
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）からスタティック・ランダムアクセスメモリ（ＳＲＡＭ）へのプリフェッチを行うシステム、方法及び装置を提供する。 - 特許庁 - A DMA engine 412 keeps the descriptor prefetch buffer full by requesting multiple descriptors per transaction whenever possible.
ＤＭＡエンジン４１２は、可能な限り１つのトランザクション当たり複数のディスクリプタを要求し、ディスクリプタ・プリフェッチ・バッファを満杯に保つ。 - 特許庁 - To achieve a microprocessor for performing prefetch control which is optimal to the configurations of a memory or input/output device unique to a system.
システム固有のメモリ構成や入出力装置の構成に最適なプリフェッチ制御を行うことができるマイクロプロセッサを実現する。 - 特許庁 - Encoding processing sections 42, 43 share a prefetch memory 44, and execute parallel processing for microblock lines adjacent to upper and bottom parts in a processing screen.
エンコード処理部４２、４３は、プリフェッチメモリ４４を共有とし、処理画面内の上下に隣接するマクロブロックラインを並列処理する。 - 特許庁 - The instruction processors 1 and 2 issue a request with an attached signal for distinguishing a load from a prefetch to a main storage controller 3, the controller 3 registers a load request and a prefetch request into different queues, a priority circuit 22 skips the preceding prefetch request and processes the subsequent load request by notifying a priority circuit 23 or 24 that the load request is currently processed.
命令プロセッサ1と命令プロセッサ2はロードとプリフェッチを区別できる信号を付加したリクエストを主記憶制御装置3に発行し、主記憶制御装置3はロードリクエストとプリフェッチリクエストとを別のキューに登録し、プライオリティ回路22はロードリクエスト処理中である事をプライオリティ回路23もしくはプライオリティ回路24に通知することで、先行プリフェッチリクエストを追い越して後続ロードリクエストを優先的に処理する。 - 特許庁 - The apparatus and the method set an identification to the data requested by a host computer for data retrieval by using the predicted read out data with a required data volume and the prefetch data.
ホストから要求されたデータは、検索のため、所望の量の予測読み出しデータと先取りデータにより目印が付記される。 - 特許庁 - To prevent execution performance due to cache competition and excessive prefetch occurrence from falling in outer loop development carried out by a compiler.
コンパイラが実施する外側ループ展開において、キャッシュ競合や過剰なプリフェッチの発生による実行性能の低下を防止する。 - 特許庁 - By utilizing the bus in time division manner, an instruction can be fetched at all the time without bus conflict and the flash of the prefetch queue can be prevented.
バスを時分割で利用することにより、バスコンフリクト無しに常に命令フェッチが行え、プリフェッチキューのフラッシュを防ぐことができる。 - 特許庁 - When block data or line data are transferred, necessary data are transferred to the cache on the basis of the indication bit in the software prefetch instruction.
ブロックデータまたはラインデータの転送時、前述のソフトウェアプリフェッチ命令内の指示ビットに基づいて、所要のデータをキャッシュに転送する。 - 特許庁 - A comparator 30, a prefetch validity deciding device 40 and a selector 50 update prefetch information in the address array 100 on comparing an address in a cache address holding register 10 with an address in an immediately before access address holding register 20 and confirming that both are different.
比較器３０，先取り有効判定器４０，および選択器５０は、キャッシュアクセスアドレス保持レジスタ１０内のアドレスと直前アクセスアドレス保持レジスタ２０内のアドレスとを比較して両者が異なることを確認した上で、アドレスアレイ１００中の先取り情報を更新する。 - 特許庁 - An information processor is provided, which has a prefetch buffer (103) for fetching an instruction with a width more than twice the instruction length and for storing the prefetched instruction; a decoder (105) for decoding the instruction stored in the prefetch buffer; and a computing element (107) for executing a decoded instruction.
命令長の２倍以上の幅で命令を取り込み、プリフェッチした命令を蓄えておくプリフェッチバッファ（１０３）と、プリフェッチバッファに蓄えられた命令をデコードするためのデコーダ（１０５）と、デコードされた命令を実行するための演算器（１０７）とを有する情報処理装置が提供される。 - 特許庁 - The rates for determining a common advance notice performance mode (YP1-YP3) and an individual advance notice performance mode (YP4, YP5) are different according to a result of variably display, in a first prefetch advance notice pattern determination table 161A and a second prefetch advance notice pattern determination table 161B.
第１先読み予告パターン決定テーブル１６１Ａと、第２先読み予告パターン決定テーブル１６１Ｂと、において可変表示結果に応じて共通予告演出態様（ＹＰ１〜ＹＰ３）に決定される割合と、個別予告演出態様（ＹＰ４、ＹＰ５）に決定される割合が異なっている。 - 特許庁 - This image processor is configured to prefetch the page description language of input data by a PDL prefetch part (40), and to check whether or not instructions necessary for processing by extended software modules (60, 61) are included in input data, and to execute clock switching processing based on the result.
画像処理装置において、ＰＤＬプリフェッチ部（４０）により入力データのページ記述言語をプリフェッチし拡張ソフトウェアモジュール（６０，６１）での処理に必要な命令が入力データに含まれているかどうかを調べ、その結果を基に、クロック切替え処理を実行する。 - 特許庁 - A prefetch processor 150 reads a tile image from the main memory 60 using the change request signal, decodes the image, and writes the decoded image in a buffer memory 70.
先読み処理部１５０は、変更要求信号を用いて、メインメモリ６０からタイル画像を読み出してデコードし、バッファメモリ７０に書き込む。 - 特許庁 - The branch instruction of the current line is arranged in the latter part of the current line in order to keep a margin until the prefetch of the both lines is completed.
また、現ラインの分岐命令は、両ラインのプリフェッチを完了させるまでの余裕をもたせるため、現ラインの後半部分に配置される。 - 特許庁 - The image encoder 10 includes: a control section 19; a storage section (prefetch buffer 182); a motion control section 181; and a motion compensation section 183.
画像符号化装置１０は、制御部１９と、記憶部（プリフェッチバッファ１８２）と、動き制御部１８１と、動き補償部１８３と、を備える。 - 特許庁 - Prefetch is executed for each user by using the request log of a user so that WWW information requested by a specific user can be efficiently cached.
ユーザのリクエスト・ログを用いて、ユーザ毎にプリフェッチを行なうことで、特定ユーザのリクエストしたＷＷＷ情報を効率的にキャッシュする。 - 特許庁 - Thereby, even when branch addresses are frequently outputted from the central processing unit, the rewrite of the 2nd prefetch buffer can be prevented.
このため、中央処理装置から分岐アドレスが頻繁に出力される場合にも、第２プリフェッチバッファが書き換えられることを防止できる。 - 特許庁 - The calculation means calculates an address of a destination to be read out by prefetch based on the address of a readout destination in the readout instruction and the storage means.
算出手段は、読出命令の読み出し先のアドレスと、記憶手段と、に基づいて、プリフェッチによる読み出し先のアドレスを算出する。 - 特許庁 - A prefetch dispatcher 806 monitors an input state at an entry point, and calls an adaptive execution module 814 if the input state is stable.
先読みディスパッチャ８０６は、エントリ点における入力の状態を監視し、入力の状態が安定であると、適応的実行モジュール８１４を呼び出す。 - 特許庁 - To reduce useless transactions in a computer system having a cache controller that generates a prefetch transaction by itself based on a processor- originated transaction.
プロセッサ発トランザクションをもとにプリフェッチトランザクションを自ら生成するキャッシュコントローラを備えたコンピュータシステムにおいて、システム内の無駄なトランザクションを減らす。 - 特許庁 - The compiler device 10 generates prefetch instructions to a block to be next processed when it is decided that the source program corresponds to the pattern of the loop blocking.
そして、コンパイラ装置１０は、ループブロッキングのパターンに該当すると判定された場合には、次に処理するブロックに対してプリフェッチ命令を生成する。 - 特許庁 - To solve a problem that under a virtual reality condition, even if a data prefetch method is simply used in a storage device, it is still difficult to heighten a data reading speed.
バーチャリゼーション環境下においては、ストレージ装置内のデータ先読みを単純に採用しても、データ読み出しの速度を高めることは難しい。 - 特許庁 - A processor 160 of the SAS expander 110 collects data access information associated with a nexus and determines whether a data prefetch is appropriate.
ＳＡＳエクスパンダ１１０のプロセッサ１６０は、ネクサスに関連付けられるデータアクセス情報を収集し、データプリフェッチが適しているか否かを判断する。 - 特許庁 - To simplify the constitution of a instruction prefetch from a processing program which has nearly no loop instruction and in which instructions are arranged in linear successive addresses.
ループ命令が殆ど存在せず専らリニアな連続アドレスに命令が配置された処理プログラムを対象とした命令プリフェッチの構成を簡素化する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
