「prefetch」を含む例文一覧(292)
＜前へ 1 2 3 4 5 6 次へ＞- The prefetch command is started by conducting a write access to a dummy register.
プリフェッチコマンドはダミーレジスタへの書き込みアクセスを実行することによって開始される。 - 特許庁 - MULTI-PROCESSOR SYSTEM, PREFETCH REQUEST CONTROL METHOD TO BE USED FOR THE SAME AND ITS PROGRAM
マルチプロセッサシステム及びそれに用いるプリフェッチリクエスト制御方法並びにそのプログラム - 特許庁 - A block data prefetch unit 12 accumulates block execution times in an execution time counter 14.
ブロックデータ先読み部１２は、ブロック実行時間を実行時間カウンタ１４に積算する。 - 特許庁 - The storage device which has received the instruction of prefetch reads the designated data on a cache memory.
プリフェッチの指示を受けた記憶装置は、指定されたデータをキャッシュメモリ上に読み出す。 - 特許庁 - In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.
キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁 - A bus engine 414 fetches these descriptors from a system memory 430 and writes them in the prefetch buffer.
バス・エンジン４１４がシステム・メモリ４３０からディスクリプタをフェッチし、プリフェッチ・バッファに書込む。 - 特許庁 - To effectively improve the performance of an information processor by a software prefetch instruction.
ソフトウェアプリフェッチ命令による情報処理装置の性能の向上を効果的に図る。 - 特許庁 - The victim cache receives an instruction from the L0 cache and the prefetch cache receives an instruction from the L1 cache.
ビクティムキャッシュはＬ０キャッシュから、プリフェッチキャッシュはＬ１キャッシュから命令を受け取る。 - 特許庁 - A mode change part 227 smoothly changes the prefetch size of the prefetch buffer 210 on condition that the data transfer processing is not being executed when the mode change instruction is detected.
モード切替部２２７は、モード切替指示が検出された際にデータ転送処理が実行中でなければ、すみやかにプリフェッチバッファ２１０におけるプリフェッチサイズの切替を実行する。 - 特許庁 - The prefetch of data is started from the address of the WAP and when a detection circuit 107 detects the value of the WAP becomes an address more than the value of the E-ADR, prefetch is stopped.
ＷＡＰのアドレスからデータのプリフェッチを始め、検出回路１０７が、ＷＡＰの値がＥ−ＡＤＲの値以上のアドレスになったことを検出すると、プリフェッチを停止する。 - 特許庁 - Hereat, a prefetch size and a prefetch amount are dynamically changed according to a remaining capacity of the cache memory, thus preventing depletion of the cache memory and avoiding performance degradation of the entire system.
この際、キャッシュメモリの残容量に応じてプリフェッチサイズおよびプリフェッチ量を動的に変更することで、キャッシュメモリの枯渇を防止し、システム全体の性能の低下を回避する。 - 特許庁 - A plurality of address values are stored in a prefetch address queue 25 based on past memory access and, when a request address from a processor unit in a request address register 21 is accorded with the address value, a prefetch address formed by adding a block size to the request address is output to a secondary cache as the prefetch request.
プリフェッチアドレスキュー２５に、過去のメモリアクセスに基く複数のアドレス値を記憶しておき、リクエストアドレスレジスタ２１内のプロセッサユニットからの要求アドレスが、このアドレス値と一致した場合、要求アドレスにブロックサイズを加えたプリフェッチアドレスをプリフェッチ要求として二次キャッシュに出力する。 - 特許庁 - To correctly prefetch subsequent images even if an image search history is not accumulated.
画像検索履歴が蓄積されない場合であっても、次以降の画像を正しく先読みする。 - 特許庁 - To provide a semiconductor memory device which can support an N bit prefetch scheme and a 2N burst length.
Ｎビットプリフェッチ方式及び２Ｎバースト長を支援できる半導体メモリ装置を提供する。 - 特許庁 - METHOD OF REDUCING STORAGE POWER CONSUMPTION USING PREFETCH, AND COMPUTER SYSTEM USING THE SAME
先読みを用いたストレージ消費電力削減方法及びその方法を用いた計算機システム - 特許庁 - The address of a target instruction contained in a second part of the conditioned prefetch instruction is specified.
つづいて、条件付プリフェッチ命令の第２部分に含まれる、ターゲット命令のアドレスを特定する。 - 特許庁 - To pipeline a prefetch mechanism that provides cache of depth tile in a 3D graphic processing.
３Ｄグラフィックス処理において、深さタイルのキャッシュを供給するプリフェッチメカニズムをパイプライン化する。 - 特許庁 - To reduce cache contaminations by prefetch instructions in a set associative type cache storage device.
セットアソシアティブ方式のキャッシュ記憶装置において、プリフェッチ命令によるキャッシュ汚染を減少させる。 - 特許庁 - DRAWING DISPLAY PROCESSOR, DRAWING PREFETCH PROCESSING METHOD AND PROGRAM, AND RECORDING MEDIUM OF THE PROGRAM
図面表示処理装置，図面先読み処理方法，そのプログラムおよびそのプログラムの記録媒体 - 特許庁 - Pipelining is combined with instruction prefetch in an attempt to keep the pipeline busy.
パイプライン方式は,パイプラインを使用中のままにする目的で,命令先取りと組み合わされる． - コンピューター用語辞典 - A plotting processor 109 has a source, a pattern, destination prefetch/write and their respective DMACs.
描画プロセッサ１０９は、ソース，パターン，デスティネーションプリフェッチ／ライトと、各々ＤＭＡＣを有している。 - 特許庁 - This compiler device 100 is provided with a prefetch target extracting device 103, a thread start processing inserting device 104 and a thread processing generating device 105, and configured to generate a thread for executing prefetch and prepurge.
コンパイラ装置１００は、プリフェッチ対象抽出装置１０３、スレッド起動処理挿入装置１０４およびスレッド処理生成装置１０５を備え、プリフェッチおよびプリパージを行うスレッドを生成する。 - 特許庁 - To improve memory performance of a processor by making a prefetch requirement destination address variable according to a speed of address progress between streams, in the processor performing a prefetch to a cache by hardware.
ハードウェアによりキャッシュへのプリフェッチをおこなうプロセッサにおいて、ストリーム間のアドレス進行のスピードに応じてプリフェッチ要求先アドレスが可変であるようにし、プロセッサのメモリ性能を向上させる。 - 特許庁 - The prefetch logic loads requested memory data, returns the requested memory data to the requesting side and loads the memory data possible to be requested in the near future to the prefetch buffer.
プリフェッチ・ロジックは、要求されたメモリ・データをロードし、その要求されたメモリ・データを要求側に返すとともに、近い将来に要求される可能性のあるメモリ・データをプリフェッチ・バッファにロードする。 - 特許庁 - When the same result of variable display is obtained, the rates for determining a prefetch advance notice pattern are different in first and second prefetch advance notice pattern determination tables 161A, 161B.
第１先読み予告パターン決定テーブル１６１Ａと、第２先読み予告パターン決定テーブル１６１Ｂと、において可変表示結果が同一の場合の先読み予告パターンの決定割合を異ならせている。 - 特許庁 - A prefetch register 1 is provided right before a previousvalue hold register 3 which perform oversampling for a noise shaper part and a phase shift part 2 switches the phase of the operating clock of the prefetch register 1 according to the phase difference between a sample clock and a prefetch clock to vary the substantial oversampling rate of the previous-value hold register 3.
ノイズシェーパ部のためにオーバーサンプリングを行う前値ホールドレジスタ３の直前にプリフェッチレジスタ１を設け、位相シフト部２においてサンプルクロックとプリフェッチクロックとの位相差に応じてプリフェッチレジスタ１の動作クロックの位相を切り換えることにより、前値ホールドレジスタ３の実質的なオーバーサンプリング倍率を可変とする。 - 特許庁 - A CPU 108 transmits a prefetch command via a system bus 114 to an SDRAM memory controller 110.
ＣＰＵ１０８は、システムバス１１４を介してプリフェッチコマンドをＳＤＲＡＭメモリコントローラー１１０に送信する。 - 特許庁 - On the basis of the delay times, the specification means specifies distance information to be used for next prefetch and follows.
特定手段は、遅延時間に基づいて、次以降のプリフェッチで用いる距離情報を特定する。 - 特許庁 - To give an index for correcting the inserting position of a prefetch instruction to a user who creates a program.
プログラムを作成するユーザにプリフェッチ命令の挿入位置を修正するための指標を与えること。 - 特許庁 - To enable determination of prefetch timing of a link destination described in a message according to a category to which the message belongs.
メッセージの属するカテゴリに応じてメッセージに記載されたリンク先の先読みタイミングを決定できる。 - 特許庁 - To provide an image processing apparatus that reduces the amount of required prefetch memory by compressing image data.
画像データを圧縮することによりプリフェッチメモリの容量を削減した画像処理装置を提供する。 - 特許庁 - Prediction regarding a branch condition is used to speculatively prefetch and load an instruction.
分岐条件に関する予測は、必要に応じて命令を投機的にプリフェッチし、ロードするのに使用される。 - 特許庁 - In the case of a cache hit, the prefetch mechanism 6 and the data cache 3 do not execute anything to end instruction processing.
キャッシュヒットの場合はプリフェッチ機構６及びデータキャッシュ３は何もせず命令処理を終了する。 - 特許庁 - Each prefetch buffer has a tag register for storing branch addresses and a data register for storing instruction data.
各プリフェッチバッファは、分岐アドレスを格納するタグレジスタおよび命令データを格納するデータレジスタを有する。 - 特許庁 - The size of the descriptor prefetch buffer holds an appropriate number of descriptors for a given latency environment.
ディスクリプタ・プリフェッチ・バッファ４５０の大きさが、所与のレイテンシ環境に適切な数のディスクリプタを維持する。 - 特許庁 - To provide an arithmetic processor of high performance for preventing the flash of a prefetch queue or instruction register.
プリフェッチキューのフラッシュやインストラクションレジスタのフラッシュを防ぎ、ハイパフォーマンスの演算処理装置を提供する。 - 特許庁 - The thread for prefetch and prepurge generated by the compiler device 100 is configured to execute prefetch or prepurge under the consideration of the priority of a program or the use rate of a cache memory while operating in parallel with a main program.
コンパイラ装置１００によって生成されたプリフェッチおよびプリパージ用スレッドはメインプログラムと並列に動作しながら、プログラムの優先度やキャッシュメモリの使用率を考慮したプリフェッチおよびプリパージを行う。 - 特許庁 - The victim cache is provided with the cache line of the 2nd set number and the prefetch cache is provided with the cache line of the 3rd set number.
ビクティムキャッシュは第２設定数ＶＣ、プリフェッチキャッシュは第３設定数ＰＣのキャッシュラインを備える。 - 特許庁 - To prevent reduction in performance of a processor by preventing generation of an unnecessary instruction prefetch request or the like.
不要な命令プリフェッチ要求などの発生を抑止し、プロセッサの性能低下を防止することを課題とする。 - 特許庁 - A detection state setting section 520 sets the execution state of a program of which the instruction prefetch timing is detected.
検出状態設定部５２０は命令プリフェッチタイミングを検出すべきプログラムの実行状態を設定する。 - 特許庁 - A command classification flag corresponding to the command which has outputted the prefetch request is cleared by a signal from the control part.
制御部からの信号により、先読み要求を出した命令に対応する命令種フラグをクリアする。 - 特許庁 - PERSONAL WWW PROXY PROGRAM, PERSONAL INFORMATION TERMINAL AND CONTENT PREFETCH METHOD OF PERSONAL INFORMATION TERMINAL
個人用ＷＷＷプロキシプログラム、個人用情報端末及び個人用情報端末用コンテンツ先読み方法 - 特許庁 - To provide a low delay data transfer system having a prefetch method not having device dependency and driver software dependency.
デバイス依存性、ドライアバソフトウェア依存性の無いプリフェッチ方法を擁する低遅延データ転送方式を提供する。 - 特許庁 - This disk controller is provided with a prefetch prediction table 122 for storing the history of reading requests given from a host device 20.
ホスト装置２０から与えられた読み出し要求の履歴を記憶するプリフェッチ予測テーブル１２２を設ける。 - 特許庁 - The reading section 350 prefetches a prescribed amount of data following the data whose transfer is requested by receiving the prefetch instruction.
読出部３５０は、先読み指示を受けて、転送要求されたデータに後続する所定量のデータを先読みする。 - 特許庁 - When receiving the second prefetch start instruction, the multiblock prefetch control part specifies a plurality of cache blocks to be transferred on the basis of prefetch object area information included in the instruction and the size of the cache blocks, performs scheduling so as to transfer the plurality of cache blocks within an execution time of a prescribed process and outputs a transfer instruction.
また、マルチブロックプリフェッチ制御部は、第2prefetch開始命令を受信した場合、当該命令に含まれるプリフェッチ対象領域情報とキャッシュブロックの大きさとに基づき、転送すべき複数のキャッシュブロックを特定し、複数のキャッシュブロックを所定の処理の実行時間内で転送するようにスケジューリングし、転送指示を出力する。 - 特許庁 - To reduce a wait time for download unnecessary to a user and avoid an unnecessary load on a line by reducing a waste prefetch of drawings in a drawing display processor with a drawing prefetch.
図面の先読みを行う図面表示処理装置に関し，無駄な図面の先読みを減らすことにより，利用者にとって不要なダウンロードの待ち時間を減らし，また回線に不要な負荷をかけないようにすることを目的とする。 - 特許庁 - To efficiently execute prefetch by minimizing the problem of cache contamination or the like by inserting a prefetch instruction into an instruction stream based on execution time information in an arithmetic processor equipped with a cache memory.
キャッシュメモリを備えた演算処理装置において、実行時情報に基づいてプリフェッチ命令を命令ストリーム中に挿入することにより、キャッシュ汚染等の問題を最小限に抑制しつつ効率的にプリフェッチを実行する。 - 特許庁 - An instruction prefetch timing detection section 530 compares the current execution state of the program and execution state of the program set in the detection state setting section 520, and detects the instruction prefetch timing in the case of match between them.
命令プリフェッチタイミング検出部５３０は現在のプログラムの実行状態と検出状態設定部５２０に設定されたプログラムの実行状態とを比較して、両者が一致した場合に命令プリフェッチタイミングを検出する。 - 特許庁 - To provide a pinball game machine that continues prefetch notice performance without giving disadvantages to a player after a first profit state when the first profit state is generated during the prefetch notice performance.
先読み予告の実行中に第１利益状態が発生した場合において、第１利益状態の終了後に、遊技者に不利益を与えずに先読み予告を続行させることが可能な弾球遊技機を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
