To reduce current consumption at self-refresh mode under a condition of room temperature. 室温条件下におけるセルフリフレッシュモード時の消費電流を低減する。 - 特許庁
REFRESH METHOD OF NAND FLASH MEMORY, AND NAND TYPE FLASH MEMORY DEVICE NANDフラッシュメモリのリフレッシュ方法及びNAND型フラッシュメモリデバイス - 特許庁
To improve a test efficiency by executing only a refresh operation necessary for the test. テストに必要なリフレッシュ動作のみを実行し、テスト効率を向上する。 - 特許庁
To provide a refresh apparatus for a semiconductor memory device in which normal cell and a redundant cell can be a simultaneously refreshed and a test time can be shortened, and a refresh method. ノーマルセルとリダンダントセルとを同時にリフレッシュさせ、テスト時間の短縮が可能な半導体メモリ素子のリフレッシュ装置及びリフレッシュ方法を提供する。 - 特許庁
Further, various embodiments are provided for reducing visual manifestations associated with a transition between a first refresh rate and a second refresh rate. さらに、第1のリフレッシュレートと第2のリフレッシュレートとの間の遷移に関連した視覚的兆候を減少させるための種々の実施形態を提供する。 - 特許庁
Thus, the memory capacity of a chip to be refreshed by one refresh command is reduced, allowing reduction in the minimum issue interval for the refresh command. これにより、1回のリフレッシュコマンドでリフレッシュされるチップの記憶容量が減ることから、リフレッシュコマンドの最短発行間隔を短縮することができる。 - 特許庁
A refresh control circuit 10 receives an interrupt signal REFTEND which requests the refresh of a dynamic random access memory DRAM 200 and is asserted at a specified timing. リフレッシュ制御回路10は、所定のタイミングごとにアサートされるDRAM(Dynamic Random Access Memory)200のリフレッシュを要求する割込信号REFTENDを受ける。 - 特許庁
To provide a memory access control circuit preventing specification of refresh conditions from being not satisfied by contension between refresh and memory access. リフレッシュとメモリアクセスとの競合によりリフレッシュ条件の規定が満足できなくなるおそれを低減することができるメモリアクセス制御回路を提供する。 - 特許庁
Upon exiting a self-refresh mode, the bank address counter assumes a second predetermined value. 自己リフレッシュモードを抜け出すと、バンクアドレスカウンターは第2の所定値を持つ。 - 特許庁
To solve the problem that a refresh operation in normal temperature is performed at a shorter cycle than necessary as a self-refresh cycle is set at high temperature when data holding power is declined. セルフリフレッシュ周期はデータ保持能力が低下する高温時の設定しているため、常温では必要以上に短い周期でリフレッシュが行なわれる。 - 特許庁
The refresh rate in the second mode 104 is less than the first refresh rate for reducing power required by the display. このような第2のモード104におけるリフレッシュレートは、ディスプレイによって必要とされる電力を減少させるために第1のリフレッシュレートよりも低くする。 - 特許庁
A refresh command is inputted from the outside according to the combined temperature information. 総合温度情報に応じて、外部からリフレッシュコマンドが入力される。 - 特許庁
When the write count reaches a second threshold, the refresh write area is shifted from the list concerned to a list for refresh write processing due to the write command. 書き込み回数が第2の閾値に達すると、リフレッシュ・ライト領域は、上記リストからライト・コマンドに付随するリフレッシュ・ライト処理のリストに移される。 - 特許庁
To provide a dynamic type semiconductor memory, and a refresh control method in which request frequency of a refresh command is reduced, while time division operation is not required. リフレッシュコマンドの要求頻度を下げると共に、時分割動作を必要としないダイナミック型半導体メモリおよびそのリフレッシュ制御方法の提供を図る。 - 特許庁
In this manner, because the refresh and writing are performed simultaneously during the data writing, it is unnecessary to refresh separately and the time to initialize can be cut down. このようにすれば、データ書き込み時にリフレッシュと書き込みを同時に行うため、リフレッシュを別途行う必要がなくイニシャライズ時間を短縮できる。 - 特許庁
A refresh map signal 27 to indicate a priority degree of a refresh processing in each block is generated based on the significance degree 26 of the block by a map generating part 3. マップ生成部3は、ブロック有意度26に基づいて各ブロックにおけるリフレッシュ処理の優先度を表すリフレッシュマップ信号27を生成する。 - 特許庁
If necessary, the refresh controller changes the signal from the controller to the memory device 135 in such a manner that the memory device 13b is maintained at a refresh mode. 必要ならば、リフレッシュ・コントローラは、メモリ・デバイス136がセルフリフレッシュ・モードに保たれるように、メモリ・コントローラからメモリ・デバイスへの信号を変更する。 - 特許庁
According to the invention, a refresh period can be finely adjusted since refresh commands are thinned out based on the temperature information T. 本発明によれば、温度情報Tに基づいてリフレッシュコマンドが間引かれることから、リフレッシュ周期の調整を細かく行うことが可能となる。 - 特許庁
To provide a refresh control method for dynamic type semiconductor memories that can reduce the request frequency of refresh commands and dispense with time division operations. リフレッシュコマンドの要求頻度を下げると共に、時分割動作を必要としないダイナミック型半導体メモリのリフレッシュ制御方法の提供を図る。 - 特許庁
REFRESH CIRCUIT AND CONTROL CIRCUIT OF OPTICAL DISK REPRODUCING DEVICE USING THE SAME リフレッシュ回路及びそれを用いた光ディスク再生装置の制御回路 - 特許庁
An array control circuit 12 performs access operation in accordance with an access start signal/AE, and performs refresh operation in accordance with the refresh start signal/REFE. アレイ制御回路12はアクセス起動信号/AEに応じてアクセス動作を行い、リフレッシュ起動信号/REFEに応じてリフレッシュ動作を行う。 - 特許庁
SEMICONDUCTOR MEMORY WITH OPTIMAL REFRESH CYCLE IN ACCORDANCE WITH TEMPERATURE VARIATION 温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置 - 特許庁
To provide a data refresh device and a data refresh method which allow data to be protected in accordance with a write frequency and a degree of data corruption. 本発明は、書き込み回数やデータ破壊の程度に応じたデータの保護が可能になるデータリフレッシュ装置、データリフレッシュ方法を提供することを目的とする。 - 特許庁
PRINTER CONTROLLER, PRINTER, AND METHOD FOR CHANGING REFRESH INTERVAL IN PRINTER CONTROLLER プリンタコントローラ、プリンタ、プリンタコントローラにおけるリフレッシュ間隔を変更する方法 - 特許庁
A refresh control means 9 receives an input of the refresh execution request signal and conducts a refreshing operation for the group 1 indicating the address signal. リフレッシュ制御手段9は、リフレッシュ実行要求信号の入力を受けて、アドレス信号が示すメモリセル群1に対してリフレッシュ動作を行なう。 - 特許庁
When readout of data from at least one volatile memory is finished, the volatile memory is shifted from the refresh operation mode to the self-refresh operation mode. 少なくとも1つの揮発性メモリからのデータ読み出しを終了すると、その揮発性メモリをリフレッシュ動作モードからセルフリフレッシュ動作モードへ移行させる。 - 特許庁
METHOD FOR ADJUSTING DYNAMIC DRAM REFRESH-RATE BASED ON CELL LEAK MONITOR セル・リーク・モニタにもとづき、DRAMリフレッシュ・レートを動的に調整する方法 - 特許庁
When the interrupt subroutine start signal IJMP is asserted, a refresh circuit 4 executes the specified interrupt subroutine and supplies the refresh pattern to the DRAM 200. リフレッシュ回路4は、割込サブルーチン開始信号IJMPがアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンをDRAM200に供給する。 - 特許庁
To provide a memory device that performs stable self-refresh operation in response to a change in temperature and a self-refresh control signal generating method. 温度変化に対し、安定したセルフリフレッシュ動作を行うメモリ装置、及び、セルフリフレッシュ制御信号生成方法を提供することを課題とする。 - 特許庁
The fully charged capacity of the battery after refresh is corrected by the preset refresh capacity than that prior to the refreshing. リフレッシュ後における電池の満充電容量を、リフレッシュ前の満充電容量よりもあらかじめ設定されたリフレッシュ回復容量だけ大きく補正する。 - 特許庁
If the automatic refresh of all banks is treated to the present row, the SDRAM circuit updates the present refresh row and repeats a process mentioned above. 現在ロウに対してあらゆるバンクの自動リフレッシュが処理されると、SDRAM回路は現在のリフレッシュロウをアップデートし、上述した過程を繰り返す。 - 特許庁
When it is set to 'off', the refresh suppression register 72 outputs an inputted refresh signal to the prescribed page of the memory bank. リフレッシュ抑止レジスタ72がオフに設定されているとき、リフレッシュ抑止レジスタ72は、入力されたリフレッシュ信号をメモリバンクの所定のページに出力する。 - 特許庁
SEMICONDUCTOR MEMORY DEVICE WITH OPTIMUM REFRESH CYCLE ACCORDING TO TEMPERATURE VARIATION 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 - 特許庁
To dispense with refresh processing when an SDRAM is utilized as a main memory. SDRAMをメインメモリとして利用する際に、リフレッシュ処理を不要とする。 - 特許庁
When the refresh address is at a second address, refresh to a weak cell having a first address in place of a first strong cell having the second address is executed. リフレッシュアドレスが第2アドレスの時、第2アドレスを有する第1ストロングセルの代わりに第1アドレスを有するウィークセルに対するリフレッシュが実行される。 - 特許庁
The refresh controller 26 starts the operation of refreshing the NAND flash memory 10 based on the refresh permission signal sent from the host processor 31. リフレッシュコントローラ26は、ホストプロセッサ31から送信されたリフレッシュ許可信号に基づいて、NAND型フラッシュメモリ10のリフレッシュ動作を開始する。 - 特許庁
To provide the refresh control circuit of a semiconductor memory for reducing consumption power at the time of the refresh operation of the semiconductor memory. 本発明は、半導体メモリのリフレッシュ動作時に、消費電力を従来よりも低減できる半導体メモリのリフレッシュ制御回路に関するものである。 - 特許庁
The semiconductor memory device having a self-refresh function is provided with a circuit means in which data write-in operation for a memory cell can be performed during self-refresh. セルフリフレッシュ機能を有する半導体記憶装置に、セルフリフレッシュ時にメモリセルへのデータ書き込み動作を可能にさせる回路手段を備えた。 - 特許庁
When the refresh address is at a third address, refresh to one strong cell is executed between the first strong cell and the second strong cell having the third address. リフレッシュアドレスが第3アドレスの時、第1ストロングセルまたは、第3アドレスを有する第2ストロングセルのうち、いずれか1つに対するリフレッシュが実行される。 - 特許庁
SEMICONDUCTOR MEMORY DEVICE IN WHICH REFRESH FLAG IS GENERATED AND SEMICONDUCTOR MEMORY SYSTEM リフレッシュフラグを発生させる半導体メモリ装置及び半導体メモリシステム - 特許庁
To provide a battery controller and battery control method, capable of securely performing a refresh charge when the refresh charge is required. リフレッシュ充電の必要がある場合に、リフレッシュ充電を確実に実施することができるバッテリ制御装置およびバッテリ制御方法を提供する。 - 特許庁
Xrefresh maps a window on top of the desired area of the screen and then immediately unmaps it, causing refresh events to be sent to all applications. xrefreshは、スクリーン上の要求された領域の最前面にウィンドウをマップして、その直後にこれをアンマップする。 これによって、全てのアプリケーションにrefresh イベントが送られる。 - XFree86
On ISA refresh cycle, STPCLK# is asserted in stead of a conventional HOLD/HLDA cycle, thereby permitting to execute a refresh cycle in a stop grant state. ISAリフレッシュサイクル時に従来HOLD/HLDAサイクルの代わりにSTPCLK#をアサートすることにより、ストップグラント状態でリフレッシュサイクルを行う。 - 特許庁
CONCURRENT REFRESH MODE USING DISTRIBUTED ROW ADDRESS COUNTER IN BURIED DYNAMIC RANDOM ACCESS MEMORY 埋め込みDRAMでの分散行アドレス・カウンタを用いた同時リフレッシュ・モード - 特許庁
PRODUCTION METHOD OF ALCOHOLIC DRINK HAVING MODERATE SWEET TASTE AND REFRESH AFTERTASTE 適度な甘味とスッキリとした後味を持つアルコール飲料の製造方法 - 特許庁
This device is provided with a means for controlling the refresh- operation of the DRAM and with a discrimination circuit for discriminating whether the refresh-operation is performed or not while the MPU accesses devices other than DRAM in addition to conventional control methods by refresh-operation. DRAMのリフレッシュ動作を制御する手段に、従来のリフレッシュ周期による制御方法に加え、MPUがDRAM以外をアクセス中にリフレッシュ動作を実行するか、実行しないかを判断する分別回路を設ける。 - 特許庁
One of memory blocks is selected as a refresh block performing refreshing responding to a refresh command, the other one of refresh blocks is selected as a reading block performing reading responding to a reading command. メモリブロックの1つは、リフレッシュコマンドに応答してリフレッシュ動作を実行するリフレッシュブロックとして選択され、リフレッシュブロックの別の1つは、読み出しコマンドに応答して読み出し動作を実行する読み出しブロックとして選択される。 - 特許庁
To provide an internal address generating circuit in which power consumption at the time of self-refresh operation can be reduced by generating an internal refresh address to refresh only a partial array selected according to an external command. 外部命令により選択された部分アレイのみをリフレッシュすることができるように内部リフレッシュアドレスを発生させることによって、セルフリフレッシュ動作時の消費電力を低減できる内部アドレス発生回路を提供する。 - 特許庁
Timing of refresh-operation in a test mode is set based on a refresh-pulse generating signal TREF1 for the first test generated by a refresh-pulse generating circuit 62 for the first test responding to the address transition detecting signal ATD. テストモードにおけるリフレッシュ動作のタイミングは、アドレス遷移検出信号ATDに応答し第1のテスト用リフレッシュパルス発生回路62で発生される第1のテスト用リフレッシュパルス発生信号TREF1に基づき設定される。 - 特許庁
In the activation scheduler, if a logical device having reached the refresh timing is found, an activation command is transmitted to one of the storage device 1 or an external device 2, and the internal refresh process 4A or the external refresh process 2A is activated. 起動スケジューラ3Aは、リフレッシュ時期の到来した論理デバイスを発見すると、ストレージ装置1または外部装置2のいずれかに起動コマンドを送信し、内部リフレッシュ処理4Aまたは外部リフレッシュ処理2Aを起動させる。 - 特許庁