高位検証の英語

高位合成装置、ハードウェア検証用モデル生成方法およびハードウェア検証方法例文帳に追加

HIGHER-ORDER SYNTHESIZER, MODEL CREATION METHOD FOR HARDWARE VERIFICATION, AND HARDWARE VERIFICATION METHOD - 特許庁

高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法例文帳に追加

HIGH ORDER COMPOSITION DEVICE, AUTOMATIC HIGH ORDER COMPOSITION METHOD, HIGH ORDER COMPOSITION PROGRAM, AND GATE NET LIST AUTOMATIC VERIFYING METHOD - 特許庁

ハードウェア検証用プログラミング記述生成装置、高位合成装置、ハードウェア検証用プログラミング記述生成方法、ハードウェア検証用プログラム生成方法、制御プログラムおよび可読記録媒体例文帳に追加

HARDWARE VERIFICATION PROGRAMMING DESCRIPTION GENERATOR, HIGH LEVEL SYNTHESIZER, HARDWARE VERIFICATION PROGRAMMING DESCRIPTION GENERATION METHOD, HARDWARE VERIFICATION PROGRAM GENERATION METHOD, CONTROL PROGRAM, AND READABLE RECORDING MEDIUM - 特許庁

論理動作の変更に伴うＬＳＩの開発期間の増大を抑制できる高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法を提供する。例文帳に追加

To provide a high order composition device, an automatic high order composition method, a high order composition program, and a gate net list automatic verifying method for suppressing the increase in the development period of an LSI accompanied with the change of a logical operation. - 特許庁

半導体集積回路の機能検証において、動作モデルとこの動作モデルを高位合成した後の高位合成モデル（ＲＴＬモデルなど）との対応付けを適切に行うことにより、ＴＡＴの短縮化を図る。例文帳に追加

To shorten a TAT by appropriately associating an operation model with a high-order synthetic model (RTL model or the like) generated by submitting the operation model to high-order synthesis, in the functional verification of a semiconductor integrated circuit. - 特許庁