アドレス多重化方式の英語

アドレス信号多重化方式を用いたDRAMコア回路10と、ロウ系のアドレスデコーダ11と、カラム系のアドレスデコーダ12と、アドレス信号入力の一部をロウ系のアドレス信号の一部またはカラム系のアドレス信号の一部に選択的に割り当てる制御回路NA1 〜NA4 、15とを具備する。例文帳に追加

This circuit is provided with a DRAM core circuit 10 using an address signal multiplexing system, an address decoder 11 of a row system, an address decoder 12 of a column system, and control circuit s NA1-NA4, 15 allotting selectively one part of an input address signal to one part of an address signal of a row system or one part of an address signal of a column system. - 特許庁

正常時には、パラレル多重化信号線ｂ_1 を介してアドレスとデータが多重化パラレル転送方式で転送される。例文帳に追加

At the normal time, an address and data are transferred through the line b1 by a multiplexed parallel transfer system. - 特許庁

本発明は冗長情報をラッチして転送するための方式、冗長論理回路、冗長列ドライバ、列冗長を持つ配列アーキテクチャ、列冗長メモリ・セルをプログラミングし読み取るための方式、ヒューズを多重化する方式、および範囲外アドレスを列冗長イネーブル／ディスエーブル信号として使用する回路を含んでいる。例文帳に追加

Receiving the signal, the column redundancy control logic REDCOLLOG generates signals DECREDCOL0 and DECREDCOL1 for sampling and signals ENRCDRV0 and ENRCDRV1 for enabling actual write-in, and activates a redundant memory cell instead of a regular memory cell. - 特許庁