クロック分配デバイスの英語

プログラマブルロジックデバイスのクロック分配回路例文帳に追加

CLOCK DISTRIBUTION CIRCUIT FOR PROGRAMMABLE LOGIC DEVICE - 特許庁

クロック信号の好適な分配を行うことができる構造化されたＡＳＩＣデバイスを提供する。例文帳に追加

To provide a structured ASIC device capable of proper distribution of clock signals. - 特許庁

評価部３０には、複数の評価デバイス４０およびクロック分配回路３２が設けられている。例文帳に追加

The evaluation section 30 is equipped with several evaluation devices 40 and clock distribution circuits 32. - 特許庁

構造化されたＡＳＩＣ（１０）デバイスのクロック分配回路構成（２００）は、決定性（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）の部分および複数の設定可能な部分を含む。例文帳に追加

The structured ASIC device (10) has a clock distribution circuit constitution (200), which includes a deterministic portion and a plurality of free-setting portions. - 特許庁

多数の半導体デバイスで構成されるデジタル処理装置のクロック分配を矩形波にて行う場合、クロック伝送路間での不整合による反射ノイズ、高周波成分等のスプリアスの輻射が問題となる。例文帳に追加

To solve problems of reflection noise due to mismatching between clock transmission paths and radiation of spurious of high frequency components, etc. which occur when clock distribution of a digital processor constituted of many semiconductor devices is performed by rectangular waves. - 特許庁

スキューの増加を抑え、クロックラインの配線領域を小さくすることが可能なプログラマブルロジックデバイスのクロック分配回路を提供する。例文帳に追加

To provide a clock distribution circuit for a programmable logic device, capable of suppressing a skew increase and making a wiring area for clock lines small. - 特許庁

その決定性の部分は、コンダクタ（４０）セグメントの所定の配置を用い、デバイス上の複数の所定のロケーションへ、クロック信号を分配するために、回路をバッファする。例文帳に追加

The deterministic portion buffers the circuit to distribute clock signals to a plurality of given locations on the device (10), using a prescribed arrangement of conductor segments (40). - 特許庁